EDA工具的案例
EDA工具加速上云
這對(duì)EDA上云來說卻是一個(gè)促進(jìn)作用。很多芯片設(shè)計(jì)公司轉(zhuǎn)向居家辦公，對(duì)芯片設(shè)計(jì)工程師來說，EDA工具在工作中不可或缺。云平臺(tái)EDA工具恰恰是其居家辦公、用家用設(shè)備設(shè)計(jì)芯片的的重要補(bǔ)充。
EDA云工具達(dá)到商業(yè)化節(jié)點(diǎn)
根據(jù)research and markets數(shù)據(jù)，2020年全球EDA市場(chǎng)規(guī)模約為115億美元，預(yù)計(jì)到2025年可達(dá)到145億美元。在這其中，云平臺(tái)EDA工具所占的比例正在迅速提高。也正因如此，Synopsys、Cadence等國(guó)際EDA巨頭越來越重視EDA上云的進(jìn)程。英特爾、英偉達(dá)等芯片巨頭也開始探索EDA云工具的應(yīng)用。
日前，Synopsys宣布，亞馬遜公司旗下的云計(jì)算服務(wù)平臺(tái)部署了新思科技的VCS FGP 技術(shù)。在云端運(yùn)行相關(guān)技術(shù)，可讓設(shè)計(jì)團(tuán)隊(duì)實(shí)現(xiàn)更高的效率，縮短驗(yàn)證收斂時(shí)間，獲得優(yōu)異的硬件性價(jià)比。對(duì)此，新思科技中國(guó)區(qū)副總經(jīng)理許偉表示：“EDA上云是一個(gè)發(fā)展趨勢(shì)，不管是算力還是大數(shù)據(jù)等云計(jì)算端都有著自身的優(yōu)勢(shì)，將有越來越多設(shè)計(jì)公司從自建私有云向公有云過度。”
隨著公有云架構(gòu)逐漸穩(wěn)固，數(shù)據(jù)安全體系逐漸成熟。目前，EDA云平臺(tái)工具和運(yùn)行環(huán)境逐漸整合在一起，產(chǎn)品能夠規(guī)模化地復(fù)制到不同的行業(yè)，并提供給客戶。云技術(shù)的運(yùn)算能力與儲(chǔ)存容量及EDA技術(shù)融合，可以在很大程度上解決當(dāng)前IC設(shè)計(jì)面臨的算力缺口，為開發(fā)者提供實(shí)時(shí)可用的算力、更加靈活高效的開發(fā)環(huán)境、更加優(yōu)化的成本，并縮短產(chǎn)品上市時(shí)間。可以說，EDA云平臺(tái)產(chǎn)業(yè)已經(jīng)到了商業(yè)化發(fā)展的關(guān)鍵節(jié)點(diǎn)。
人工智能與EDA融合不斷加深
在云計(jì)算技術(shù)的加持下，人工智能與EDA的融合也在不斷加深。通過應(yīng)用AI技術(shù)優(yōu)化客戶體驗(yàn)、提升效能是EDA迭代發(fā)展的一個(gè)重要方向。深度學(xué)習(xí)等算法能夠提高EDA軟件的自主程度，提高IC設(shè)計(jì)效率，縮短芯片研發(fā)周期。
展開 中國(guó)EDA迎來新機(jī)遇
國(guó)際EDA領(lǐng)先企業(yè)與全球領(lǐng)先的IC設(shè)計(jì)和制造企業(yè)保持著長(zhǎng)期合作關(guān)系，其EDA工具工藝庫(kù)信息完善，能夠隨先進(jìn)工藝演進(jìn)不斷迭代，進(jìn)一步鞏固了競(jìng)爭(zhēng)優(yōu)勢(shì)。行業(yè)用戶一旦確定了EDA軟件供應(yīng)商，一般在短期內(nèi)不會(huì)更換，因?yàn)槌杀据^高。因此，IC設(shè)計(jì)和制造企業(yè)對(duì)EDA軟件供應(yīng)商的粘性較強(qiáng)。
發(fā)展趨勢(shì)
基于半導(dǎo)體產(chǎn)業(yè)的發(fā)展態(tài)勢(shì)，以及行業(yè)特點(diǎn)，EDA呈現(xiàn)出以下幾點(diǎn)發(fā)展趨勢(shì)。
1、后摩爾定律時(shí)代的產(chǎn)業(yè)發(fā)展動(dòng)力
摩爾定律認(rèn)為IC的晶體管數(shù)量每18~24個(gè)月增加兩倍，然而，近年來，科學(xué)家越來越相信基本的物理限制正在使得摩爾定律失效。與此同時(shí)，對(duì)具有復(fù)雜設(shè)計(jì)的先進(jìn)電子設(shè)備的需求不斷增長(zhǎng)，以及在提高IC性能的同時(shí)減小尺寸的需求，正促使IC制造商增加研發(fā)投資并采用EDA工具。因此，與其它行業(yè)相比，IC對(duì)EDA工具的需求預(yù)計(jì)會(huì)很高。
2、EDA市場(chǎng)高度分散，AI是重點(diǎn)
汽車、物聯(lián)網(wǎng)、人工智能和虛擬/增強(qiáng)現(xiàn)實(shí)領(lǐng)域的新機(jī)遇使得整個(gè)IC生產(chǎn)周期各階段的半導(dǎo)體公司都能受益，收入也有相當(dāng)大的增長(zhǎng)。盡管IC性能顯著提高，但單位銷售價(jià)格相對(duì)平穩(wěn)。
此外，將AI引入EDA工具也是至關(guān)重要的。AI算法可以幫助客戶設(shè)計(jì)達(dá)到最優(yōu)化的PPA目標(biāo)，開發(fā)性能更高的終端產(chǎn)品。具備AI特性的EDA工具可以幫助客戶設(shè)計(jì)出更好的芯片，并快速推向市場(chǎng)。
3、EDA工具和服務(wù)云化
當(dāng)下，EDA供應(yīng)商已經(jīng)開始在線提供他們的工具和軟件。全球互聯(lián)網(wǎng)普及率的提高使?jié)撛诳蛻艨梢暂p松地在線訪問這些工具，并使用它們來設(shè)計(jì)和制造芯片。這樣，由于降低了TCO和基礎(chǔ)設(shè)施成本，公司的資本支出減少了。這也有助于改善SCM，因?yàn)榻?jīng)銷商和分銷商的總數(shù)大大減少了。
展開 三巨頭壟斷之下，打破EDA的困境有多難？
說到IC Design就離不開EDA 工具。
EDA——Electronics Design Automation。
EDA技術(shù)是以計(jì)算機(jī)為工具，設(shè)計(jì)者在EDA軟件平臺(tái)上，融合應(yīng)用電子技術(shù)、計(jì)算機(jī)技術(shù)、信息處理及智能化技術(shù)的最新成果，進(jìn)行電子產(chǎn)品的自動(dòng)設(shè)計(jì)。
EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可操作性。
EDA是和電子設(shè)計(jì)自動(dòng)化有關(guān)的一切，包括集成電路設(shè)計(jì)，器件設(shè)計(jì)，PCB設(shè)計(jì)，系統(tǒng)級(jí)（比如汽車，飛機(jī)的器件之間的布線）設(shè)計(jì)自動(dòng)化。
其中，
集成電路設(shè)計(jì)自動(dòng)化是EDA主要內(nèi)容。因?yàn)?em>EDA里面的80%用在集成電路設(shè)計(jì)自動(dòng)化。
可以說EDA是IC產(chǎn)業(yè)的基礎(chǔ)，IC產(chǎn)業(yè)有三大基礎(chǔ)——裝備、材料、EDA工具。（設(shè)計(jì)，測(cè)試，封裝）
設(shè)計(jì)的EDA工具真正起步于80年代，1983年誕生了第一臺(tái)工作站平臺(tái)apollo。
20年的發(fā)展，才奠定了EDA工具在IC設(shè)計(jì)流程上的地位。
從硬件描述語(yǔ)言(或是圖形輸入工具)到邏輯仿真工具(LOGIC SIMULICATION)；
從邏輯綜合(logic synthesis)到自動(dòng)布局布線(auto plane & route)系統(tǒng)；
從物理規(guī)則檢測(cè)(DRC & ERC)和參數(shù)提取(LVS)到芯片的最終測(cè)試。
現(xiàn)代EDA工具幾乎涵蓋了IC設(shè)計(jì)的方方面面，可以說，沒有EDA工具，就沒有現(xiàn)代IC設(shè)計(jì)。
展開 UniVista EDMPro PDMCon：PDMPLM系統(tǒng)集成的智能化解決方案
5、EDA工具與PLM版本的靈活匹配PDMCon通過動(dòng)態(tài)加載適配器（Adapter）實(shí)現(xiàn)與不同EDA/PLM版本的兼容。其版本兼容矩陣覆蓋主流工具組合（如Cadence Allegro 2025+Teamcenter 16、Mentor Xpedition 2024+Windchill 13），并支持：
自動(dòng)檢測(cè)：?jiǎn)?dòng)時(shí)掃描本地安裝的EDA/PLM版本，提示用戶選擇適配方案。
降級(jí)兼容：當(dāng)高版本EDA設(shè)計(jì)需在低版本PLM中使用時(shí)，自動(dòng)轉(zhuǎn)換數(shù)據(jù)格式。
行業(yè)價(jià)值：在航天航空領(lǐng)域，某研究所通過PDMCon實(shí)現(xiàn)跨版本工具鏈的協(xié)同，避免因工具升級(jí)導(dǎo)致的歷史數(shù)據(jù)遷移成本。
三、行業(yè)應(yīng)用：從規(guī)范到創(chuàng)新的實(shí)踐驗(yàn)證
PDMCon已在消費(fèi)電子、通信、汽車電子、航空航天等領(lǐng)域?qū)崿F(xiàn)規(guī)模化應(yīng)用，以下為典型案例：
1、消費(fèi)電子：縮短產(chǎn)品迭代周期
設(shè)計(jì)-生產(chǎn)協(xié)同：PCB設(shè)計(jì)數(shù)據(jù)自動(dòng)推送至MES系統(tǒng)，減少手工錄入錯(cuò)誤；
并行開發(fā)：通過PLM系統(tǒng)的產(chǎn)品結(jié)構(gòu)樹，支持多團(tuán)隊(duì)同時(shí)開發(fā)不同模塊；
快速試產(chǎn)：設(shè)計(jì)變更流程周期從72小時(shí)縮短至8小時(shí)，支持每周一次的硬件迭代。
2、汽車電子：滿足功能安全要求在新能源汽車BMS開發(fā)中，PDMCon通過以下功能保障功能安全（ISO 26262）：
設(shè)計(jì)追溯：自動(dòng)生成設(shè)計(jì)變更與需求規(guī)格的關(guān)聯(lián)矩陣；
合規(guī)檢查：集成ERC工具，自動(dòng)檢查設(shè)計(jì)是否符合ASIL D級(jí)安全標(biāo)準(zhǔn)；
審計(jì)支持：提供完整的設(shè)計(jì)歷史記錄，滿足功能安全認(rèn)證要求。
展開 
想要“玩轉(zhuǎn)”芯片設(shè)計(jì)，這些設(shè)計(jì)流程必須搞明白！
相對(duì)于ASIC，F(xiàn)PGA也有一套對(duì)應(yīng)的EDA工具，用于綜合、布局布線、燒錄、調(diào)試。如：Synplify，Quartus。
國(guó)內(nèi)現(xiàn)狀：Static Verification，Dynamic Verification，Emulator幾乎空白；國(guó)內(nèi)有一些FPGA公司，在中低端領(lǐng)域已經(jīng)做得非常不錯(cuò)，但是高端領(lǐng)域幾乎空白。任重而道遠(yuǎn)，不矯飾，腳踏實(shí)地干！
03
實(shí)現(xiàn)
接著上面說的我們繼續(xù)捋數(shù)字芯片設(shè)計(jì)實(shí)現(xiàn)流程，今天進(jìn)入實(shí)現(xiàn)階段，對(duì)于這一段驢只熟悉其中的綜合、形式驗(yàn)證、低功耗驗(yàn)證、RTL功耗分析、STA，其他部分都是一知半解，故無(wú)深究，只捋流程。
整個(gè)實(shí)現(xiàn)階段，可以概括成玩EDA工具及基于EDA工具的方法學(xué)，EDA工具無(wú)疑是實(shí)現(xiàn)階段的主導(dǎo)，一顆芯片做得好不好，在實(shí)現(xiàn)階段之前基本取決于工程師的能力強(qiáng)不強(qiáng)，而在實(shí)現(xiàn)階段之后基本取決于EDA工具玩得好不好。整個(gè)設(shè)計(jì)實(shí)現(xiàn)流程，涉及到許多工具，此處列出四家主要參與者，空白部分不代表沒有，只代表驢不知。
數(shù)字電路實(shí)現(xiàn)流程，從大方向上可以分成兩部分：優(yōu)化跟驗(yàn)證。
優(yōu)化，會(huì)更改邏輯描述方式，會(huì)更改邏輯結(jié)構(gòu)，會(huì)插入新邏輯，這所有的動(dòng)作都存在引入錯(cuò)誤的風(fēng)險(xiǎn)，故需要驗(yàn)證工具予以監(jiān)控。
驗(yàn)證，要確保邏輯優(yōu)化過程不改變邏輯功能，要確保時(shí)序滿足既定目標(biāo)需求，要確保無(wú)物理規(guī)則違規(guī)，要確保信號(hào)完整性，這所有的驗(yàn)證都有一套對(duì)應(yīng)的通過規(guī)則，但凡有某一項(xiàng)不達(dá)標(biāo)，就不能拿去生產(chǎn)制造。
高級(jí)綜合：所謂的高級(jí)綜合就是將C/ C++/ System C描述的設(shè)計(jì)意圖，“翻譯”成用Verilog / System Verilog描述的RTL，多應(yīng)用于運(yùn)算邏輯主導(dǎo)的設(shè)計(jì)，除了三巨頭，市面上有許多小公司在這一個(gè)點(diǎn)上也做得不錯(cuò)。
綜合：在實(shí)現(xiàn)流程中，就背后算法而言，綜合一定是最難最復(fù)雜的。
展開 EDA電子設(shè)計(jì)產(chǎn)業(yè)基礎(chǔ)知識(shí)
EDA 覆蓋電子系統(tǒng)設(shè)計(jì)的全環(huán)節(jié)
電子設(shè)計(jì)自動(dòng)化（Electronic Design Automation，EDA）技術(shù)是指包括電路系統(tǒng)設(shè)計(jì)、系統(tǒng)仿真、設(shè)計(jì)綜合、PCB版圖設(shè)計(jì)和制版的一整套自動(dòng)化流程。隨著計(jì)算機(jī)、集成電路和電子設(shè)計(jì)技術(shù)的高速發(fā)展，EDA 技術(shù)歷經(jīng)計(jì)算機(jī)輔助設(shè)計(jì)（CAD）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助制造（CAM）、計(jì)算機(jī)輔助測(cè)試（CAT）和計(jì)算機(jī)輔助工程設(shè)計(jì)（CAE）等發(fā)展歷程，已經(jīng)成為電子信息產(chǎn)業(yè)的支柱產(chǎn)業(yè)。
EDA 產(chǎn)品線繁多，根據(jù) EDA 工具的應(yīng)用場(chǎng)景不同，可以將 EDA 工具分為數(shù)字設(shè)計(jì)類、模擬設(shè)計(jì)類、晶圓制造類、封裝類、系統(tǒng)類等五大類，其中系統(tǒng)類又可以細(xì)分為 PCB、平板顯示設(shè)計(jì)工具、系統(tǒng)仿真及原型驗(yàn)證和 CPLD/FPGA設(shè)計(jì)工具等。
數(shù)字設(shè)計(jì)類工具主要是面向數(shù)字芯片設(shè)計(jì)的工具，是一系列流程化點(diǎn)工具的集合，包括功能和指標(biāo)定義、架構(gòu)設(shè)計(jì)、RTL 編輯、功能仿真、邏輯綜合、靜態(tài)時(shí)序仿真（Static Timing Analysis，STA）、形式驗(yàn)證等工具。
模擬設(shè)計(jì)類工具主要面向模擬芯片的設(shè)計(jì)工具，包括版圖設(shè)計(jì)與編輯、電路仿真、版圖驗(yàn)證、庫(kù)特征提取、射頻設(shè)計(jì)解決方案等產(chǎn)品線。
晶圓制造類工具主要是面向晶圓廠/代工廠的設(shè)計(jì)工具，該類工具主要是協(xié)助晶圓廠開發(fā)工藝并且實(shí)現(xiàn)器件建模和仿真等功能，同時(shí)也是生成 PDK 的重要工具，而 PDK 又是作為晶圓廠和設(shè)計(jì)廠商的重要橋梁的作用，因此可見 EDA工具和工藝綁定緊密，并且隨著摩爾定律的推進(jìn)需不斷升級(jí)迭代。晶圓制造類工具包括器件建模、工藝和器件仿真（TCAD）、PDK 開發(fā)與驗(yàn)證、計(jì)算光刻、掩膜版校準(zhǔn)、掩膜版合成和良率分析等。
展開 EDA引入AI輔助芯片設(shè)計(jì)，對(duì)工程師意味著什么？
IC設(shè)計(jì)公司/工程師的挑戰(zhàn)與機(jī)會(huì)
雖然EDA工具業(yè)者普遍認(rèn)為人工智能有其極限跟適用的范圍，不認(rèn)為該技術(shù)能完全取代人類工程師在IC設(shè)計(jì)流程中的地位，但對(duì)IC設(shè)計(jì)業(yè)者跟個(gè)別從業(yè)人員來說，越來越自動(dòng)化、智慧化的工具，還是會(huì)對(duì)產(chǎn)業(yè)生態(tài)跟個(gè)人的職涯造成影響。
首先，隨著越來越多IC設(shè)計(jì)步驟可以用自動(dòng)化技術(shù)來執(zhí)行，IC設(shè)計(jì)業(yè)者在價(jià)值鏈中所要扮演的角色勢(shì)必要跟著調(diào)整。以往IC設(shè)計(jì)公司還有IC設(shè)計(jì)的技術(shù)可以賣，但未來IC設(shè)計(jì)的技術(shù)價(jià)值，會(huì)有一部分轉(zhuǎn)移到EDA工具跟IP供應(yīng)商手中。
有臺(tái)系IC設(shè)計(jì)業(yè)者A公司的內(nèi)部員工就透露，由于A公司的營(yíng)收大致持平，營(yíng)運(yùn)規(guī)模近幾年也沒有明顯增加，因此公司花在IP授權(quán)跟EDA工具授權(quán)的費(fèi)用沒有明顯成長(zhǎng)，但就其觀察，公司內(nèi)的芯片設(shè)計(jì)團(tuán)隊(duì)對(duì)EDA工具仰賴日深，導(dǎo)致該公司的芯片面積很明顯就是比另一家臺(tái)廠B公司的同類產(chǎn)品來得大。
有趣的是，臺(tái)廠B公司的內(nèi)部員工指出，其公司向來奉行「終結(jié)者」策略--從不求產(chǎn)品快速上市，但只要一推出產(chǎn)品，其成本結(jié)構(gòu)一定要是業(yè)內(nèi)最佳。而對(duì)該公司的IC設(shè)計(jì)團(tuán)隊(duì)來說，這就意味工程師得在許多芯片設(shè)計(jì)的細(xì)節(jié)上琢磨，不能太仰賴EDA工具做出來的結(jié)果。當(dāng)然，面對(duì)越來越復(fù)雜的SoC設(shè)計(jì)，完全不用EDA工具已經(jīng)是不可能的任務(wù)。
某種程度上，這兩家臺(tái)灣IC設(shè)計(jì)公司的狀況，正好呼應(yīng)了Rhines所說的，設(shè)計(jì)出芯片不難，但設(shè)計(jì)最佳化的關(guān)鍵還是在人身上。如果開發(fā)團(tuán)隊(duì)的最佳化功力夠扎實(shí)，公司策略又不求產(chǎn)品上市速度領(lǐng)先業(yè)界，給研發(fā)團(tuán)隊(duì)足夠的時(shí)間，以市場(chǎng)終結(jié)者的定位自居，也是一種生意經(jīng)營(yíng)的策略。
但反過來說，如果公司策略是要追求技術(shù)跟產(chǎn)品上市時(shí)程領(lǐng)先，除了靠EDA工具跟機(jī)器學(xué)習(xí)來?yè)寱r(shí)效之外，必然要有其他牢牢掌握在自己手中的核心價(jià)值。這個(gè)價(jià)值是什么呢？鈺創(chuàng)董事長(zhǎng)盧超群的觀點(diǎn)或值得參考。
展開 芯片設(shè)計(jì)未來的幾種猜想
因?yàn)榧呻娐吩O(shè)計(jì)離不開EDA工具，因此，“新思路”的難點(diǎn)其實(shí)在EDA工具這一塊，這也可以看成是集成電路設(shè)計(jì)和先進(jìn)封裝設(shè)計(jì)的融合，而融合的起點(diǎn)在于EDA設(shè)計(jì)工具的融合。
二、對(duì)EDA工具的新要求
傳統(tǒng)的IC版圖設(shè)計(jì)工具，先在硅基底上設(shè)計(jì)晶體管、電阻、電容等元器件，然后再通過多層布線將其連接，其網(wǎng)絡(luò)互聯(lián)和最終的布線都是在一個(gè)Storey上完成。
在新的設(shè)計(jì)思路下，由于存在多個(gè)Storey，因此，除了考慮Storey之內(nèi)的網(wǎng)絡(luò)互聯(lián)和布線，還需要考慮Storey之間的網(wǎng)絡(luò)互聯(lián)和布線。因此其網(wǎng)絡(luò)互聯(lián)和布線均是立體的，我們可稱之為立體網(wǎng)絡(luò)和立體布線。
因?yàn)槟壳斑€沒有EDA工具能夠支持多個(gè)Storey這類的設(shè)計(jì)，因此無(wú)法找到確切的圖形來描述。下面兩張圖可暫且作為一個(gè)近似的描述：元器件位于空間的不同位置，其網(wǎng)絡(luò)的互聯(lián)是立體的。
同樣，當(dāng)布線完成時(shí)，其布線也是立體的，除了Storey內(nèi)部的元件需要布線連接，Storey之間也需要通過TSV和RDL連接。
從上面的描述我們可以看出，EDA工具需要具備多版圖網(wǎng)絡(luò)優(yōu)化的能力，即能夠在一個(gè)空間內(nèi)，同時(shí)優(yōu)化多個(gè)版圖之間的網(wǎng)絡(luò)連接，多個(gè)版圖以虛擬堆疊的形式位于空間的不同Storey。
同時(shí)，IC版圖設(shè)計(jì)工具能同時(shí)處理多版圖設(shè)計(jì)，多個(gè)版圖可以位于同一個(gè)設(shè)計(jì)環(huán)境，也可以位于不同的設(shè)計(jì)環(huán)境，但多個(gè)版圖之間的數(shù)據(jù)交互需要統(tǒng)一進(jìn)行協(xié)調(diào)和管理。
目前，還沒有這樣的IC版圖設(shè)計(jì)工具，但已經(jīng)有類似的工具在先進(jìn)封裝設(shè)計(jì)中出現(xiàn)，具備近似的能力，例如Siemens EDA (Mentor)的高密度先進(jìn)封裝設(shè)計(jì)工具XSI和XPD之間的協(xié)同設(shè)計(jì)。
當(dāng)然，除了設(shè)計(jì)工具，EDA仿真和驗(yàn)證工具也同樣要跟上步伐。首先，對(duì)于設(shè)計(jì)工具構(gòu)建的復(fù)雜數(shù)據(jù)模型，仿真和驗(yàn)證工具要能夠正確解析。
展開 EDA引入AI輔助芯片設(shè)計(jì)，對(duì)工程師意味著什么？
IC設(shè)計(jì)公司/工程師的挑戰(zhàn)與機(jī)會(huì)
雖然EDA工具業(yè)者普遍認(rèn)為人工智能有其極限跟適用的范圍，不認(rèn)為該技術(shù)能完全取代人類工程師在IC設(shè)計(jì)流程中的地位，但對(duì)IC設(shè)計(jì)業(yè)者跟個(gè)別從業(yè)人員來說，越來越自動(dòng)化、智慧化的工具，還是會(huì)對(duì)產(chǎn)業(yè)生態(tài)跟個(gè)人的職涯造成影響。
首先，隨著越來越多IC設(shè)計(jì)步驟可以用自動(dòng)化技術(shù)來執(zhí)行，IC設(shè)計(jì)業(yè)者在價(jià)值鏈中所要扮演的角色勢(shì)必要跟著調(diào)整。以往IC設(shè)計(jì)公司還有IC設(shè)計(jì)的技術(shù)可以賣，但未來IC設(shè)計(jì)的技術(shù)價(jià)值，會(huì)有一部分轉(zhuǎn)移到EDA工具跟IP供應(yīng)商手中。
有臺(tái)系IC設(shè)計(jì)業(yè)者A公司的內(nèi)部員工就透露，由于A公司的營(yíng)收大致持平，營(yíng)運(yùn)規(guī)模近幾年也沒有明顯增加，因此公司花在IP授權(quán)跟EDA工具授權(quán)的費(fèi)用沒有明顯成長(zhǎng)，但就其觀察，公司內(nèi)的芯片設(shè)計(jì)團(tuán)隊(duì)對(duì)EDA工具仰賴日深，導(dǎo)致該公司的芯片面積很明顯就是比另一家臺(tái)廠B公司的同類產(chǎn)品來得大。
有趣的是，臺(tái)廠B公司的內(nèi)部員工指出，其公司向來奉行「終結(jié)者」策略--從不求產(chǎn)品快速上市，但只要一推出產(chǎn)品，其成本結(jié)構(gòu)一定要是業(yè)內(nèi)最佳。而對(duì)該公司的IC設(shè)計(jì)團(tuán)隊(duì)來說，這就意味工程師得在許多芯片設(shè)計(jì)的細(xì)節(jié)上琢磨，不能太仰賴EDA工具做出來的結(jié)果。當(dāng)然，面對(duì)越來越復(fù)雜的SoC設(shè)計(jì)，完全不用EDA工具已經(jīng)是不可能的任務(wù)。
某種程度上，這兩家臺(tái)灣IC設(shè)計(jì)公司的狀況，正好呼應(yīng)了Rhines所說的，設(shè)計(jì)出芯片不難，但設(shè)計(jì)最佳化的關(guān)鍵還是在人身上。如果開發(fā)團(tuán)隊(duì)的最佳化功力夠扎實(shí)，公司策略又不求產(chǎn)品上市速度領(lǐng)先業(yè)界，給研發(fā)團(tuán)隊(duì)足夠的時(shí)間，以市場(chǎng)終結(jié)者的定位自居，也是一種生意經(jīng)營(yíng)的策略。
但反過來說，如果公司策略是要追求技術(shù)跟產(chǎn)品上市時(shí)程領(lǐng)先，除了靠EDA工具跟機(jī)器學(xué)習(xí)來?yè)寱r(shí)效之外，必然要有其他牢牢掌握在自己手中的核心價(jià)值。這個(gè)價(jià)值是什么呢？
展開 芯片設(shè)計(jì)未來的幾種猜想
因?yàn)榧呻娐吩O(shè)計(jì)離不開EDA工具，因此，“新思路”的難點(diǎn)其實(shí)在EDA工具這一塊，這也可以看成是集成電路設(shè)計(jì)和先進(jìn)封裝設(shè)計(jì)的融合，而融合的起點(diǎn)在于EDA設(shè)計(jì)工具的融合。
二、對(duì)EDA工具的新要求
傳統(tǒng)的IC版圖設(shè)計(jì)工具，先在硅基底上設(shè)計(jì)晶體管、電阻、電容等元器件，然后再通過多層布線將其連接，其網(wǎng)絡(luò)互聯(lián)和最終的布線都是在一個(gè)Storey上完成。
在新的設(shè)計(jì)思路下，由于存在多個(gè)Storey，因此，除了考慮Storey之內(nèi)的網(wǎng)絡(luò)互聯(lián)和布線，還需要考慮Storey之間的網(wǎng)絡(luò)互聯(lián)和布線。因此其網(wǎng)絡(luò)互聯(lián)和布線均是立體的，我們可稱之為立體網(wǎng)絡(luò)和立體布線。
因?yàn)槟壳斑€沒有EDA工具能夠支持多個(gè)Storey這類的設(shè)計(jì)，因此無(wú)法找到確切的圖形來描述。下面兩張圖可暫且作為一個(gè)近似的描述：元器件位于空間的不同位置，其網(wǎng)絡(luò)的互聯(lián)是立體的。
同樣，當(dāng)布線完成時(shí)，其布線也是立體的，除了Storey內(nèi)部的元件需要布線連接，Storey之間也需要通過TSV和RDL連接。
從上面的描述我們可以看出，EDA工具需要具備多版圖網(wǎng)絡(luò)優(yōu)化的能力，即能夠在一個(gè)空間內(nèi)，同時(shí)優(yōu)化多個(gè)版圖之間的網(wǎng)絡(luò)連接，多個(gè)版圖以虛擬堆疊的形式位于空間的不同Storey。
同時(shí)，IC版圖設(shè)計(jì)工具能同時(shí)處理多版圖設(shè)計(jì)，多個(gè)版圖可以位于同一個(gè)設(shè)計(jì)環(huán)境，也可以位于不同的設(shè)計(jì)環(huán)境，但多個(gè)版圖之間的數(shù)據(jù)交互需要統(tǒng)一進(jìn)行協(xié)調(diào)和管理。
展開 華大九天潛心力作，異構(gòu)仿真助力設(shè)計(jì)驗(yàn)證再加速
華大九天是首批落戶南京江北新區(qū)軟件園的集成電路企業(yè)之一，他們所專注的EDA工具研發(fā)是集成電路設(shè)計(jì)中的關(guān)鍵環(huán)節(jié)，是南京建設(shè)“兩城一中心”產(chǎn)業(yè)鏈中的重要組成部分。
東南大學(xué)首席教授、南京集成電路產(chǎn)業(yè)服務(wù)中心主任時(shí)龍興表示：“EDA工具和關(guān)鍵IP是目前我國(guó)集成電路設(shè)計(jì)中的短板，“工欲興其事，必先利其器”，沒有自主可控流程設(shè)計(jì)能力，沒有優(yōu)秀的EDA和IP供給能力對(duì)本土的集成電路發(fā)展制約極大。”
換句話說，EDA是集成電路產(chǎn)業(yè)進(jìn)一步發(fā)展、實(shí)現(xiàn)自主可控的核心要素。華大九天落戶江北新區(qū)，新區(qū)將支持華大九天在人才方面的需求，通過校企合作、人才培訓(xùn)以及科研院所的合作來促進(jìn)其發(fā)展，助力國(guó)產(chǎn)EDA的進(jìn)步。
（東南大學(xué)首席教授、南京集成電路產(chǎn)業(yè)服務(wù)中心主任 時(shí)龍興）
EDA作為IC設(shè)計(jì)中的利器在國(guó)際市場(chǎng)上的表現(xiàn)如何？與全球EDA發(fā)展情況相比，本土EDA工具在國(guó)內(nèi)市場(chǎng)是什么狀況？未來，國(guó)產(chǎn)EDA應(yīng)該如何發(fā)展？華大九天總經(jīng)理?xiàng)顣詵|就這些問題做出了分析。
楊曉東介紹：“2012至2017年，全球EDA市場(chǎng)增加了$1.13B，在此期間，中國(guó)EDA市場(chǎng)增加了$294M。其中，2017年全球IC設(shè)計(jì)收益為$80.6B，EDA的收益占比為7.4%，但2017年中國(guó)EDA占國(guó)內(nèi)IC設(shè)計(jì)的收益比僅為1.7%。這些數(shù)據(jù)表明，中國(guó)EDA市場(chǎng)成長(zhǎng)雖然迅速，但投入比例仍然遠(yuǎn)低于國(guó)際同行。”
（全球EDA產(chǎn)業(yè)格局）
（部分本土EDA企業(yè)）
要發(fā)展中國(guó)的EDA，不僅要加大人才的培養(yǎng)，還要加強(qiáng)自主創(chuàng)新能力。但創(chuàng)新不能靠靈光乍現(xiàn)的偶爾為之，而是要保持長(zhǎng)期的緊貼市場(chǎng)和客戶，根據(jù)市場(chǎng)的發(fā)展趨勢(shì)，發(fā)現(xiàn)用戶需求的痛點(diǎn)，以此來進(jìn)行研發(fā)創(chuàng)新。
展開 
下行周期漩渦中的國(guó)產(chǎn)EDA
從華大九天最新披露的信息可以看到，公司已經(jīng)在邏輯綜合工具、射頻微波設(shè)計(jì)全流程系統(tǒng)領(lǐng)域展開布局，已開展EDA+AI技術(shù)及chiplet先進(jìn)封裝設(shè)計(jì)技術(shù)的研發(fā)，去年陸續(xù)推出了晶體管級(jí)電源完整性分析工具、射頻電路仿真工具、射頻器件建模工具、光刻掩模版布局設(shè)計(jì)工具等新產(chǎn)品，并在物理驗(yàn)證工具等方面取得了技術(shù)突破。
選擇國(guó)產(chǎn)EDA，會(huì)不會(huì)是“冒險(xiǎn)”?
“從用戶角度來看，是否選擇國(guó)產(chǎn)EDA，一定還是回歸到工具的本身價(jià)值，即是否能解決用戶的實(shí)際痛點(diǎn)和需求，帶來更好的應(yīng)用體驗(yàn)，從而提高設(shè)計(jì)效率，最終提升效益”，在謝仲輝看來，“國(guó)產(chǎn)”標(biāo)簽并不會(huì)成為企業(yè)的免死金牌，最終還是要回歸到產(chǎn)品和服務(wù)等競(jìng)爭(zhēng)屬性。
以用戶在選擇極為慎重的驗(yàn)證工具為例。在一個(gè)7nm GPU SoC芯片研發(fā)項(xiàng)目中，接近七成的投入是在數(shù)字前端設(shè)計(jì)，工具的安全可靠、供應(yīng)鏈穩(wěn)定、專業(yè)服務(wù)等，都會(huì)成為用戶選擇的重點(diǎn)。
而相比傳統(tǒng)的國(guó)際大廠，國(guó)產(chǎn)EDA企業(yè)在服務(wù)國(guó)內(nèi)客戶時(shí)，擁有地利人和優(yōu)勢(shì)，能夠更好地以客戶為導(dǎo)向、以終為始，指導(dǎo)工具的研發(fā)和生態(tài)搭建;另一方面，國(guó)產(chǎn)EDA企業(yè)沒有技術(shù)包袱，且擁有后發(fā)起點(diǎn)高優(yōu)勢(shì)。換句話說，傳統(tǒng)EDA工具基于以往的數(shù)據(jù)和計(jì)算結(jié)構(gòu)，在多年的發(fā)展中已有很重的技術(shù)包袱，很難適配新軟硬件框架，在融合前沿技術(shù)優(yōu)化效果方面非常受限，工具之間也存在不兼容、數(shù)據(jù)碎片化等問題，從而在使用時(shí)降低了效率。
展開 Ansys成為英特爾代工服務(wù)設(shè)計(jì)生態(tài)系統(tǒng)聯(lián)盟的創(chuàng)始成員之一
Ansys與其他廠商聯(lián)合英特爾代工服務(wù)，為半導(dǎo)體行業(yè)提供業(yè)界一流的電子設(shè)計(jì)自動(dòng)化（EDA）工具與仿真解決方案
主要亮點(diǎn)
Ansys助力英特爾代工服務(wù)（IFS）成為半導(dǎo)體行業(yè)的開拓者與倡導(dǎo)者
Ansys黃金標(biāo)準(zhǔn)的EDA工具與多物理場(chǎng)仿真解決方案將幫助IFS向客戶交付行業(yè)領(lǐng)先的定制芯片
Ansys 近日宣布正式加入EDA Alliance聯(lián)盟，作為英特爾代工服務(wù)（IFS）的加速器，其旨在提供支持客戶創(chuàng)新的先進(jìn)EDA工具與仿真解決方案，可定制三維集成電路（3D-IC）設(shè)計(jì)使用的定制芯片。
通過采用Ansys市場(chǎng)領(lǐng)先的多物理場(chǎng)解決方案，IFS加速器可向客戶提供設(shè)計(jì)獨(dú)特的創(chuàng)新型芯片所需的芯片技術(shù)，Ansys先進(jìn)的EDA與仿真工具將幫助雙方客戶減少設(shè)計(jì)障礙，最大限度地降低設(shè)計(jì)風(fēng)險(xiǎn)與成本，從而加快產(chǎn)品的上市進(jìn)程。
IFS加速器可促進(jìn)與行業(yè)領(lǐng)先的EDA、設(shè)計(jì)服務(wù)和IP合作伙伴的協(xié)同創(chuàng)新，以絕佳的工藝技術(shù)、先進(jìn)的封裝技術(shù)以及制造能力，打造綜合全面的設(shè)計(jì)生態(tài)系統(tǒng)。
“Ansys Redhawk-SC 電源完整性仿真結(jié)果用于驗(yàn)證單芯片和多芯片 3D-IC 系統(tǒng)。”
英特爾產(chǎn)品與設(shè)計(jì)生態(tài)系統(tǒng)支持副總裁兼總經(jīng)理Rahul Goyal表示：“我們非常高興地宣布IFS加速器——EDA Alliance聯(lián)盟是英特爾代工服務(wù)戰(zhàn)略向前邁出的重大一步。
展開 Ansys成為英特爾代工服務(wù)設(shè)計(jì)生態(tài)系統(tǒng)聯(lián)盟的創(chuàng)始成員之一
Ansys與其他廠商聯(lián)合英特爾代工服務(wù)，為半導(dǎo)體行業(yè)提供業(yè)界一流的電子設(shè)計(jì)自動(dòng)化（EDA）工具與仿真解決方案
主要亮點(diǎn)
Ansys助力英特爾代工服務(wù)（IFS）成為半導(dǎo)體行業(yè)的開拓者與倡導(dǎo)者
Ansys黃金標(biāo)準(zhǔn)的EDA工具與多物理場(chǎng)仿真解決方案將幫助IFS向客戶交付行業(yè)領(lǐng)先的定制芯片
Ansys 近日宣布正式加入EDA Alliance聯(lián)盟，作為英特爾代工服務(wù)（IFS）的加速器，其旨在提供支持客戶創(chuàng)新的先進(jìn)EDA工具與仿真解決方案，可定制三維集成電路（3D-IC）設(shè)計(jì)使用的定制芯片。
通過采用Ansys市場(chǎng)領(lǐng)先的多物理場(chǎng)解決方案，IFS加速器可向客戶提供設(shè)計(jì)獨(dú)特的創(chuàng)新型芯片所需的芯片技術(shù)，Ansys先進(jìn)的EDA與仿真工具將幫助雙方客戶減少設(shè)計(jì)障礙，最大限度地降低設(shè)計(jì)風(fēng)險(xiǎn)與成本，從而加快產(chǎn)品的上市進(jìn)程。
IFS加速器可促進(jìn)與行業(yè)領(lǐng)先的EDA、設(shè)計(jì)服務(wù)和IP合作伙伴的協(xié)同創(chuàng)新，以絕佳的工藝技術(shù)、先進(jìn)的封裝技術(shù)以及制造能力，打造綜合全面的設(shè)計(jì)生態(tài)系統(tǒng)。
“Ansys Redhawk-SC 電源完整性仿真結(jié)果用于驗(yàn)證單芯片和多芯片 3D-IC 系統(tǒng)。”
英特爾產(chǎn)品與設(shè)計(jì)生態(tài)系統(tǒng)支持副總裁兼總經(jīng)理Rahul Goyal表示：“我們非常高興地宣布IFS加速器——EDA Alliance聯(lián)盟是英特爾代工服務(wù)戰(zhàn)略向前邁出的重大一步。
展開 貿(mào)易戰(zhàn)升級(jí)背景下，企業(yè)如何借許可優(yōu)化技術(shù)突破關(guān)稅困境
美國(guó)對(duì)華出口管制政策不僅限制3nm以下先進(jìn)EDA工具的獲取，更通過34%的關(guān)稅稅率大幅推高企業(yè)運(yùn)營(yíng)成本——某頭部芯片設(shè)計(jì)企業(yè)因EDA采購(gòu)受限，2024年研發(fā)成本激增42%，而同期通過部署許可優(yōu)化技術(shù)，成功將許可證利用率從38%提升至92%，節(jié)省采購(gòu)支出1.3億美元，并規(guī)避了因技術(shù)斷供導(dǎo)致的7.8億美元訂單流失風(fēng)險(xiǎn)。這一實(shí)踐揭示：在關(guān)稅與技術(shù)封鎖雙重夾擊下，EDA許可證的精細(xì)化管控已成為企業(yè)重構(gòu)成本韌性、突破貿(mào)易壁壘的戰(zhàn)略性杠桿14。
一、關(guān)稅困境的底層邏輯與破局方向
關(guān)稅成本傳導(dǎo)的放大器效應(yīng)美國(guó)對(duì)EDA軟件加征的34%關(guān)稅，直接導(dǎo)致企業(yè)采購(gòu)成本飆升。以設(shè)計(jì)5nm芯片為例，傳統(tǒng)模式下需采購(gòu)1200個(gè)EDA許可證，年度成本達(dá)4800萬(wàn)美元；疊加關(guān)稅后，成本激增至6432萬(wàn)美元，占研發(fā)總預(yù)算的21%14。更嚴(yán)峻的是，技術(shù)封鎖迫使企業(yè)超額采購(gòu)許可證以應(yīng)對(duì)斷供風(fēng)險(xiǎn)，形成“越買越貴、越貴越買”的惡性循環(huán)。
技術(shù)自主性缺失的連鎖反應(yīng)國(guó)產(chǎn)EDA工具雖在模擬電路領(lǐng)域?qū)崿F(xiàn)全流程覆蓋（如華大九天），但在數(shù)字電路設(shè)計(jì)環(huán)節(jié)仍有35%-40%的技術(shù)空白，且缺乏對(duì)7nm以下先進(jìn)制程的支持610。這種技術(shù)代差迫使企業(yè)依賴進(jìn)口工具，進(jìn)一步放大關(guān)稅沖擊。
合規(guī)風(fēng)險(xiǎn)的隱性成本美國(guó)BIS（工業(yè)與安全局）對(duì)EDA使用合規(guī)性的嚴(yán)苛審查，使企業(yè)面臨雙重壓力：若使用盜版或未授權(quán)工具，將觸發(fā)高額罰款（如某企業(yè)因Ansys盜版問題被罰1.2億美元）；若過度采購(gòu)正版工具，則需承擔(dān)冗余成本79。
展開 