嵌入式硬件接口設計的案例
嵌入式硬件設計幾點注意事項
嵌入式設計是個龐大的工程，今天就說說硬件電路設計方面的幾個注意事項，首先，咱們了解下嵌入式的硬件構架。
我們知道，CPU是整個系統的靈魂，所有的外圍配置都與其相關聯，這也突出了嵌入式設計的一個特點硬件可剪裁。在做嵌入式硬件設計中，以下幾點需要關注。
1、電源的確定
電源對于嵌入式系統中的作用可以看做是空氣對人體的作用，甚至更重要：人呼吸的空氣中有氧氣、二氧化碳和氮氣等但是含量穩定，這就相當于電源系統中各種雜波，我們希望得到純凈和穩定符合要求的電源，但由于各種因素制約，只是我們的夢想。這個要關注兩個方面：
a、電壓
嵌入式系統需要各種量級的電源比如常見的5v、3．3v、1.8v等，為盡量減小電源的紋波，在嵌入式系統中使用LDO器件。如果采用DC-DC不僅個頭大，其紋波也是一個很頭疼的問題。
b、電流
嵌入式系統的正常運行不但需要穩定足夠的電源，還要有足夠的電流，因此在選擇電源器件的時候需要考慮其負載，一般留有30％的余量。
如果是多層板，電源部分在layout的時候需電源分割，這時需要注意分割路徑，盡量將一定量的電源放置在一起。如果是雙面板，則走線寬度需要注意，在板子允許的情況下盡量加寬。合適的退耦電容盡量靠近電源管腳。
展開 【北京】年薪30萬誠聘嵌入式軟硬件工程師和體系工程師！
導讀提要：
今天，我們受到北京新科以仁科技發展有限公司官方委托，向技術鄰平臺用戶發出嵌入式軟硬件和體系工程師職位，北京新科以仁科技發展有限公司（以下簡稱新科以仁公司）成立于1999年9月,從事醫用激光、強脈沖光、射頻的研發、生產和銷售的高科技公司，同時也是德國卡特醫用臭氧治療儀在中國的唯一代理并負責售后服務。新科以仁公司下設研發部、銷售部、生產部、質量技術部、綜合部等部門，生產廠房1500平米，辦公面積2000平米，現有員工200人，近年來公司通過技術創新和優質服務迅速占領國際市場，急切歡迎您的加入！
工作地點：
北京
職位投遞：
關注公眾號，回復“新科以仁”獲取企業投遞通道
崗位詳情：
崗位一 嵌入式硬件工程師（15-25k/月）
崗位職責：
1、負責醫療器械硬件開發和維護；
2、繪制原理圖、PCB板圖，調試數字及模擬電路，器件選型等;
3、配合軟件工程師進行調試；
4、制定并參與產品的調試、測試流程，嚴格產品質量控制；
5、制定、整理并規范化技術文檔。
任職要求：
1、本科及以上學歷，計算機、信息技術、電子、電氣、自動控制等相關專業；
2、有兩年以上硬件開發經驗；
3、熟練掌握STM32單片機、數字電路、模擬電路，能獨立進行硬件系統的開發；
4、具備RS232、RS485、IIC等總線調試經驗；
5、了解EMC、安規測試等，熟悉常用芯片選型參數；
6、有醫療器械行業背景優先。
崗位二 嵌入式軟件工程師（15-25k/月）
崗位職責：
1、負責醫療器械嵌入式軟件開發和維護；
2、配合硬件工程師進行電路設計及調試；
3、制定并參與產品的調試、測試流程，嚴格產品質量控制；
4、制定、整理并規范化技術文檔。
展開 當AI侵入嵌入式設計......
似乎以Jetson Nano 2G的硬件資源，即便是很優秀的YOLOv4或者SSD-Mobilenet算法，跑起來也只能達到4-6FPS的性能。
但在JetPack生態下執行這段python，系統會為模型生成對應的TensorRT加速引擎。這里代碼第一行是導入工具庫模塊，爾后建立input和output對象；第四行是導入“深度學習推理應用”的模塊，然后用detectNet()建立net對象，處理后面的“物理檢測推理識別”任務。
While循環里，第七行是讀取一幀圖像，第八行代碼就把圖像中滿足閾值的對象檢測出來了。而且因為TensorRT的存在，這行代碼在實現上，性能可提升不少，初學者不需要面對調用TensorRT的問題。第九行的方法，是針對畫面中檢測到的對象，把包括框、類別名稱、置信度等數據疊加到圖像上。在英偉達的底層實現上，把原本4-6FPS的性能提升到10+FPS。這個例子我們感覺還是頗具代表性的。
本文以Jetson Nano 2G為例，簡單談了談嵌入式開發板加上AI能力之后，要把開發友好性做好，性能和生態都是必不可少的。硬件性能是基礎保障——更多的嵌入式板子開始帶AI算力加成是趨勢；而現有的開發生態，則已經有以英偉達為代表的廠商，極大降低了開發難度，起碼降低了初學者的上手難度，并實現了性能效率上的顯著優化。（也算是從側面印證了，英偉達可能是一家軟件公司…）
展開 經驗之談：嵌入式如何進行架構設計？
本文來自：IOT物聯網小鎮
【我對架構設計的理解】
1.架構設計概念的認識
相信看這篇文章的同學，大部分都是從事嵌入式開發的，大家也肯定有這么一個印象：在招聘網站上的一些架構設計的崗位，都是針對 Web 方向的，卻很少看到招聘嵌入式崗位的系統架構師的崗位。
我的理解是大概有下面2個原因：
(1) Web開發：百家爭鳴，沒有統一的標準和老大
這些年得益于移動互聯網的發展，前、后端開發崗位的需求量大增，而且各種框架層出不窮。
如何利用這些框架來為用戶提供高性能的服務并沒有一個統一的標準，于是百家爭鳴，相應的設計師崗位也就層出不窮。
(2) 嵌入式開發：Linux 舍我其誰
在嵌入式系統的開發中，在操作系統的選擇上幾乎沒有太大的余地，大部分是 ARM+Linux 組合。
在 Linux 操作系統層面：那些大神們已經把內核和驅動層設計的很完美了，很少需要開發人員做大量的修改。
在應用程序層面：開發人員如果沒有什么追求，只為了實現規格書中定義的功能即可。
而老板呢，也只是重視產品功能是否能正常實現，至于什么可移植、可擴展、執行效率等等，不會想到這個層面。
即使產品需要更新換代，讓開發人員重新實現即可，反正只需要功能OK就行。
2.嵌入式系統的架構設計重要性
說一個小故事。
有一位同事為客戶寫一個單片機產品的程序，后來同事離職后把代碼移交給我。
這個產品有一個小功能需要修改一下，恰巧那會我正在處理另外一個項目，于是在征得老板許可的情況下把源代碼發給客戶，請他們自己修改。
展開 
嵌入式系統的軟件架構設計！
敏捷開發是在傳統瀑布式開發流程出現明顯弊端后提出的解決方案，所以它必然有一個更高的起點和對開發更嚴格的要求。而不是倒退到石器時代。
事實上，架構是敏捷開發的一部分，只不過在形式上，敏捷開發推薦使用更高效，簡單的方式來做設計。比如畫在白板上然后用數碼相機拍下的UML圖；用用戶故事代替用戶用例等。測試驅動的敏捷開發更是強迫工程師在寫實際代碼前設計好組件的功能和接口，而不是直接開始寫代碼。敏捷開發的一些特征：
針對比傳統開發流程更大的系統
承認變化，迭代架構
簡潔而不混亂
強調測試和重構
2. 嵌入式環境下軟件設計的特點
要談嵌入式的軟件架構，首先必須了解嵌入式軟件設計的特點。
2.1. 和硬件密切相關
嵌入式軟件普遍對硬件有著相當的依賴性。這體現在幾個方面：
一些功能只能通過硬件實現,軟件操作硬件，驅動硬件。
硬件的差異/變更會對軟件產生重大影響。
沒有硬件或者硬件不完善時，軟件無法運行或無法完整運行。
這些特點導致幾方面的后果：
軟件工程師對硬件的理解和熟練程度會很大程度的決定軟件的性能/穩定性等非功能性指標，而這部分一向是相對復雜的，需要資深的工程師才能保證質量。
軟件對硬件設計高度依賴，不能保持相對穩定，可維護性和可重用性差
軟件不能離開硬件單獨測試和驗證，往往需要和硬件驗證同步進行，造成進度前松后緊，錯誤定位范圍擴大。
展開 干貨：嵌入式系統設計開發大全！
常用的接口有串口(可用來連接藍牙，wifi和3G等模塊)，USB接口、 網絡接口、JTAG接口、音視頻接口、HDMI接口等等。由于這些接口與外部模塊連接，做好電磁兼容設計是重要的一項工作。除此之外，在LAYOUT的時候注意差分線的使用。
第六、屏幕
這個功能之所以單獨列出來，是由于其可有可無。如果一個嵌入式系統只是作為一個連接器連接外圍設備模塊，通過相關接口連接到電腦主機或者直接掛在網絡上，那么屏幕就不需要了。但是如果做出來的是一個消費類產品，與用戶交互頻繁，這就不得不嘮叨幾句。
電容屏幕是嵌入式屏幕的首選，在電路設計中需要注意觸屏連接線和顯示屏連接線的布局。在走線的過程中盡量短的靠近主控cpu，同時注意配對信號走差分線，RGB控制信號走等長。各種信號走線間距遵循3W規則，避免相互干擾。在屏幕的設計中，一定要確保功率和防止干擾，以防屏幕閃屏和花屏現象的出現。
06
嵌入式產品開發流程
嵌入式產品，與普通電子產品一樣，開發過程都需要遵循一些基本的流程，都是一個從需求分析到總體設計，詳細設計到最后產品完成的過程。但是，與普通電子產品相比，嵌入式產品的開發流程又有其特殊之處。它包含嵌入式軟件和嵌入式硬件兩大部分，針對嵌入式硬件和軟件的開發，在普通的電子產品開發過程中，是不需要涉及的。
展開 嵌入式噪聲分析儀系統設計及算法研究
傳統噪聲測量設備聲級計只能獲得聲壓級等單一數據，無法對噪聲成分進行分析，本文提出的嵌入式噪聲分析系統把對噪聲的分析從時域擴展到頻域中，并具備了數字化程度高、實時性強和功耗低等特點
嵌入式噪聲分析儀系統設計及算法研究.pdf
AUTOSAR Builder—符合AUTOSAR（CP/AP）的嵌入式系統設計工具
圖 1-AUTOSAR Builder工具主界面
AUTOSAR Authoring Tool(AAT)-支撐完整的AUTOSAR系統研發
?? 對Classic Platform AUTOSAR，支持Application Software Development/System Design/Basic Software Configuration/System Integration等研發工作
-支持導入/導出功能，包括不同的AUTOSAR版本、Simulink模型、ODX、LDF、DBC、Fibex、Ethernet arxml等
-支持符合AUTOSAR的軟件架構設計（包括RTE Contract phase和SW-C Template Generation等）
-支持車載網絡拓撲設計、網絡通信設計（i.e.CAN/LIN/FlexRay/Etherent）、電氣架構設計（ECU硬件結構）等
-支持System Extract & ECU Extract導入導出
圖 2-Runnable Diagram
圖 3-System Mapping Diagram
圖 4-網關設計_自動識別路徑
??對Adaptive Platform AUTOSAR，支持Machine Manifest Definition / ECU Integration / System Description等研發工作
-支持各種Interface的定義，包括：Service Interface / REST Service Interface / Persistency Interface / Time Synchronization Interfaces / Platform Health
展開 AUTOSAR Builder—符合AUTOSAR（CPAP）的嵌入式系統設計工具
兼容性檢查等
支持模型比較，可比較不同版本Arxml文件的內容差異，查看模型變化情況
支持變體管理，允許設計師將一組功能組合在一起，并選擇該功能的哪些實際部分可以在特定變體中啟用
支持將多個Arxml文件打包到一個Arxml文件中，反之亦可
支持開放的API接口，用戶可自定義插件進行工具鏈集成等擴展開發
應用案例
符合AUTOSAR（AP&CP）的嵌入式系統和軟件設計工具
▼支持導入/導出功能，包括不同的AUTOSAR版本、Simulink模型、ODX導入、LDF、DBC、Fibex、Ethernet arxml等；
▼符合AUTOSAR的軟件架構設計（包括RTE Contract phase和SW-C Template Generation等）；
▼車載網絡拓撲設計、網絡通信設計（i.e.CAN/LIN/FlexRay/Etherent）、電氣架構（ECU硬件結構）等；
▼System Extract & ECU Extract導入導出；
圖 2-Runnable Diagram
圖 3-System Mapping Diagram
圖 4-網關設計_自動識別路徑
? 對Adaptive Platform AUTOSA，支持machine manifest definition/ECU integration/system description等研發工作。
展開 一文讀懂嵌入式FPGA所有貓膩，改變芯片設計方式豈是鬧著玩的
芯片設計人員今天面臨的最關鍵的問題之一是在設計過程中實時重新配置RTL，甚至在系統中也是如此。不幸的是，芯片設計人員無法及時知道是否必須這樣做。在這一點上，任何變化都會花費數百萬美元，并將項目推遲數月。
有了嵌入式FPGA，這個問題便解決了。芯片設計人員在開展項目時，會知道他們在項目期間擁有隨時更改RTL的靈活性，這是前所未有的。
因為嵌入式FPGA是一種新技術，在開始介紹之前，我們要將其與已經存在了幾十年的標準FPGA之間的差別說出來。從根本上講，嵌入式FPGA是一個IP block，允許將完整的FPGA集成到SoC或任意類型的集成電路中。正如RAM，SERDES，PLL以及處理器一樣，從單獨的芯片轉變成常規的IP block。FPGA現在也是一個IP區塊。
FPGA在可編程互連結構中組合了可編程／可重配置邏輯塊陣列。在FPGA芯片中，芯片的外緣由GPIO，SERDES和專用PHY（如DDR3 ／ 4）組成。在高級FPGA中，I／O環約占芯片的1／4，架構約占芯片的3／4。“架構”本身在如今的FPGA芯片中大多是互連，其中20－25％的結構面積是可編程邏輯，75－80％是可編程互連。
嵌入式FPGA是一種沒有周邊環形GPIO，SERDES和PHY的FPGA架構。相反，嵌入式FPGA使用標準數字信號連接到芯片的其余部分，實現非常寬，非常快的片上互連。
深入嵌入式FPGA內部之原始的構造塊
FPGA中的可編程邏輯塊是查找表（LUT），它可以通過編程實現任意布爾函數：4個，5個或6個輸入具有一個或兩個輸出。
在Flex Logix EFLX陣列中，LUT是一個雙4輸入LUT，它可以組合形成一個5輸入LUT。LUT輸出可以任意存儲在觸發器中。
展開 
基于嵌入式系統可調節輸出電壓的高效電源設計
圖3 供電系統的數字部分需要一個穩定的5V電源（與模擬部分共用），數字部分通過逐位控制的SPI接口與DAC、ADC通信。串行收發器（U8）從PC接收VOUT設定值，J1提供MCU的在線編程。
模擬電路設計
為計算電阻網絡中的R1、R2和R3 （見圖2），先假設流入FB引腳的電流（IFB）可以忽略（MAX1692規格表給出的最大值為50nA），設R2為49.9kΩ。FB引腳電壓為1.25V，電流I2為25mA，遠高于50nA，證明忽略IFB的決定是正確的。最后，計算R1和R2：
DAC輸出電壓（VDAC）為最大值2.5V時，降壓調節器的輸出（VOUT）應該為最小值1.25V。代入式1：
第一項為零，得到R3為50 kΩ。當VDAC 為最小值0V時, VOUT 應該為最大值5V。代入式1 ：
得到R1值為75kΩ。
ADC采集VOUT并將其通過SPI接口傳送給MCU，形成閉環數字控制。
數字電路設計
DAC和ADC由逐位控制的SPI總線和MCU通信。MCU是主器件，而DAC和ADC是從器件。MCU的5個引腳分別作為SCLK、MOSI、MISO、CSADC（ADC片選）、CSDAC（DAC片選）。總線上的器件共用SCLK，為達到最高通信速度，使用32MHz的晶體供給MCU系統時鐘。MCU通過PC串口接收VOUT值。MAX3311是RS-232收發器，將RS-232電平轉為TTL/COMS電平。
布局考慮
使用寬的引線連接所有無源器件（旁路電容、補償電容、輸入電容、輸出電容和電感）與降壓轉換器。這些元件和FB引腳的電阻網絡應盡可能靠近降壓轉換器，以減小PCB引線電阻和噪聲干擾。降壓轉換器處需要大面積的覆銅，以降低IC在重負載下的工作溫度。可以參考MAX1692評估板。為保持信號完整性，必須盡可能將模擬信號線和數字信號線隔離開。
展開 熱仿真嵌入式前置，從源頭提升熱設計可靠性（免費領視頻）
如何讓更多的設計工程師、結構工程師也運用CFD的工具，參與電子散熱仿真，從設計源頭就提升電子產品熱設計可靠性，已經是目前熱設計的一種趨勢。
科技發展的今天，電子設備已經應用到制造業的各個領域，從航天電子、船舶電子、汽車電子，到日常生活離不開的消費電子和家用電器等，同時電子產品日趨智能化、小型化，也更加復雜，特別是智能化和小型化的趨勢正在持續增加所有封裝級別的功率密度，從而帶來更加困難的電子散熱設計。有效散熱對于電子產品的穩定運行和長期可靠性而言至關重要，傳統上熱設計通常需要具備熱傳遞知識背景的熱專家團隊，在概念設計甚至結構設計完成以后對產品進行熱仿真分析或者熱測試來了解產品性能，對產品認知的滯后會帶來多次的設計迭代和時間成本，因此從設計源頭就提升電子產品熱設計可靠性勢在必行。
本次在線研討會，西門子將向您介紹如何利用嵌入在常規設計軟件中的CFD仿真工具Simcenter FloEFD，在完成概念設計或者詳細設計后，輕松對產品進行電子散熱仿真分析，通過直觀的溫度分布和流體流速流線后處理，快速指導產品結構設計，同時利用跟設計的無縫集成，快速實現設計的變更后，通過仿真的自動更新，加速仿真迭代，真正實現仿真指導設計創新。
展開 Creo 7.0.2版本更新-實時仿真和創成式設計的硬件要求
ANSYS加強了話語權，把Creo 實時仿真改成了 Creo Ansys Simluation，創成式設計明確了最好有英偉達N卡要不然沒辦法生成良好的結果。
