光刻技術的案例
光刻技術第1期 | 計算光刻技術介紹
當傳統光刻逼近物理極限，計算光刻憑借光學仿真、圖形校正等核心能力，成為突破芯片特征尺寸瓶頸、有效保障生產良率的關鍵支撐，廣泛賦能消費電子、高端制造等核心領域。
武漢二元科技深諳光刻技術的核心作用，未來將深耕計算光刻領域，此文章為該系列第一篇，后續將持續更新計算光刻系列文章，推動計算光刻技術突破，助力光電產業發展。
01/簡介
計算光刻技術作為分辨率增強技術的重要延伸，其核心定義是借助計算機輔助技術，提升光刻工藝中圖形轉移的保真度。這一技術的出現，與集成電路產業的發展需求密切相關——隨著芯片特征尺寸持續縮小，傳統光刻技術逐漸逼近物理極限，分辨率提升遭遇瓶頸，而計算光刻通過數值建模與工藝仿真優化的核心路徑，成為突破這一瓶頸、提高光刻分辨率的關鍵解決方案。
該技術的核心體系涵蓋光學成像物理仿真、光學鄰近效應校正以及光源-掩膜協同優化等關鍵技術。其作用機制在于，通過專業軟件對光刻系統的核心元素（包括光源、掩膜版、光學鏡頭等）進行精準模擬與參數優化，從技術層面助力光刻機突破硬件限制，更精準地刻蝕芯片的微小結構。最終，這一技術不僅實現了光刻分辨率的顯著提升，還有效保障了芯片生產的良率，為集成電路向更小特征尺寸發展提供了核心支撐。
02/關鍵技術原理與方法
在計算光刻的核心技術體系中，光學鄰近效應校正（OPC）與光源掩模聯合優化（SMO）是兩大關鍵技術，二者從不同維度提升圖形轉移精度與光刻分辨率，共同構筑起計算光刻的技術核心。
光學鄰近效應校正（OPC）以修正光刻后圖形缺陷和變形為核心目標，是保障圖形復刻精度的基礎技術。
展開 光刻技術如何一步步成了芯片制造的"卡脖子"？
芯片制造過程中要為每一層掩膜版安排一次光刻工序，經過5次光刻工序后，立體的晶體管就“堆疊”而成了,如圖2(c)所示。
通俗地講，芯片制造就是在半導體基片上，用光刻在一層材料上“雕刻”形成特定圖形，一層一層的光刻實際上是縱向“堆疊”這些圖形，組成立體的晶體管、電路元件和連線等，最終形成具有完整電路功能的芯片。
為什么說光刻技術是靈魂技術
光刻技術是芯片制造中的靈魂技術，如果沒有它的存在，芯片技術就不可能存在并快速發展。光刻之所以是靈魂技術，因為光刻要為其它芯片加工技術劃定加工范圍，光刻就像q炮的瞄準裝置一樣重要。其它加工技術不論多么復雜、多么高難度，也只有在光刻存在的前提下才能發揮作用。例如，要依賴光刻確定晶體管的多晶硅柵(Poly Gate)和金屬連線(Metal)的圖形、位置和走向等；要依靠光刻為擴散區(Diffusion)、注入阱(Implant Well)、上下層過孔(Via、Contact)打開加工窗口等。所以，沒有光刻技術其它加工技術就無從談起。
從芯片的設計數據傳導到芯片制造的過程來看，傳導路徑非常清晰，那就是芯片設計版圖 -> 掩膜版 -> 光刻 -> 加工。一顆芯片的設計版圖要按照制造工藝分解為一套多張(層)的掩膜版，每張掩膜版對應著一次光刻和加工過程。所以，光刻是芯片制造的靈魂技術。
進入二十一世紀，隨著半導體技術的發展，光刻的精度不斷提高，已由微米級、亞微米級、深亞微米級,細化到目前的納米級，光刻用的光源也從常規光源發展到應用電子束、X射線、微離子束、激光等新技術，光刻成為最精密的微細加工技術，也是芯片制造最為關鍵的技術。
展開 從光刻技術發展看半導體技術路線
從1947年第一個晶體管問世算起，半導體技術一直在迅猛發展，現在它仍保持著強勁的發展態勢，繼續遵循摩爾定律指明的方向前進，大尺寸、細線寬、高精度、高效率、低成本的IC生產，正在對半導體產業鏈帶來前所未有的挑戰。
集成電路在制造過程中經歷了材料制備、掩膜、光刻、清洗、刻蝕、摻雜、化學機械拋光等多個工序，其中尤以光刻工藝最為關鍵，決定著制造工藝的先進程度。隨著集成電路由微米級向鈉米級發展，光刻采用的光波波長也從近紫外（NUV）區間的436nm、365nm波長進入到深紫外（DUV）區間的248nm、193nm波長。目前大部分芯片制造工藝采用了248nm和193nm光刻技術。目前對于13.5nm波長的EUV極端遠紫外光刻技術研究也在提速前進。
可以說，隨著芯片集成度的提高，對光刻技術提出了越來越高的要求，而光刻技術的演進，在某種程度上也反映了半導體技術的發展路線。上世紀中葉，IEEE電子和電子工程師協會設立了ITRS組織，該組織每年都會發布一份半導體領域中技術路線圖——ITRS（International Technology Roadmap for Semiconductors）。但在2017年，IEEE停止更新ITRS，并將其重新重命名為IRDS，他們認為這樣可以更全面地反應各種系統級新技術。
展開 從光刻技術發展看半導體技術路線
來源：
天天IC
從1947年第一個晶體管問世算起，半導體技術一直在迅猛發展，現在它仍保持著強勁的發展態勢，繼續遵循摩爾定律指明的方向前進，大尺寸、細線寬、高精度、高效率、低成本的IC生產，正在對半導體產業鏈帶來前所未有的挑戰。
集成電路在制造過程中經歷了材料制備、掩膜、光刻、清洗、刻蝕、摻雜、化學機械拋光等多個工序，其中尤以光刻工藝最為關鍵，決定著制造工藝的先進程度。隨著集成電路由微米級向鈉米級發展，光刻采用的光波波長也從近紫外（NUV）區間的436nm、365nm波長進入到深紫外（DUV）區間的248nm、193nm波長。目前大部分芯片制造工藝采用了248nm和193nm光刻技術。目前對于13.5nm波長的EUV極端遠紫外光刻技術研究也在提速前進。
可以說，隨著芯片集成度的提高，對光刻技術提出了越來越高的要求，而光刻技術的演進，在某種程度上也反映了半導體技術的發展路線。上世紀中葉，IEEE電子和電子工程師協會設立了ITRS組織，該組織每年都會發布一份半導體領域中技術路線圖——ITRS（International Technology Roadmap for Semiconductors）。但在2017年，IEEE停止更新ITRS，并將其重新重命名為IRDS，他們認為這樣可以更全面地反應各種系統級新技術。
展開 
Cubicure大型3D打印機Cerion，熱光刻技術彈性高精度部件
已經有著三十年歷史的立體光刻技術，終于找到了一個可以工業化擴展的工藝。“
現在，沒有什么能阻擋大規模打印高性能聚合物的未來發展，下一步將進入一個免工具制造的時代。熱光刻工藝實現了彈性高精度部件增材制造工藝前所未有的突破。
將用于EUV光刻的CNT薄膜技術商業化
CINNO research產業資訊，2023年12月14日-全球領先的納米電子、數字技術研究和創新中心Imec與日本領先的化學公司和EUV薄膜供應商三井化學宣布，開始就極紫外光刻用碳納米管（CNT）基薄膜（Pellicle）的商業化建立戰略合作伙伴關系。根據這一合作伙伴關系，三井化學將把imec的碳納米管基薄膜創新地整合到其現有碳納米管薄膜技術中，以建立完整的生產規格。這一合作的目標是在2025-2026年將其用于大功率EUV系統的制造中，雙方的簽約儀式在東京舉行的Semicon Japan 2023上舉行。
據介紹，合作伙伴雙方計劃通過相關咨詢和imec的EUV掃描設備驗證，共同開發EUV薄膜，以便在三井化學公司進行商業化。這種薄膜可以保護光掩模在EUV曝光過程中免受污染，它具有極高的EUV透射率（≥94%）、極低的EUV反射率和最小的光學影響——這些是先進半導體制造工藝中實現高產量和高良率生產的關鍵特性。CNT薄膜能夠承受超過1kW的EUV功率水平，能夠支持實現未來EUV光源的目標功率（>600W）。鑒于這些優勢，這種碳納米管基薄膜，引起了眾多希望在其大批量制造過程中使用EUV光刻技術的公司的強烈興趣。在這樣的市場背景下，上述合作伙伴雙方希望通過共同開發適合行業的CNT薄膜，以滿足市場需求。
“Imec在支持半導體生態系統推進光刻技術發展方面有著悠久的歷史。自2015年以來，我們與整個供應鏈的合作伙伴合作，開發了一種創新的基于CNT的薄膜設計，用于先進的EUV光刻，”Imec高級圖案化、工藝和材料高級副總裁Steven Scheer表示：“我們相信，公司對CNT膜的測量、表征和參數性能方面的深入了解將加速三井化學的產品開發。我們希望共同將CNT膜投入商業生產，用于未來幾代EUV光刻系統的構建。”
展開 光刻技術第4期 | 光刻成像理論
01/簡介
光刻成像理論的演進與物鏡NA發展緊密耦合。半導體工藝早期，光刻系統以低數值孔徑（NA<1）為特征，光的傳播與成像可通過標量光刻成像理論精準描述，其核心是將光場視為標量、忽略偏振特性，該簡化在低NA場景下誤差極小且能降低模型復雜度，為早期光刻技術產業化奠定理論基礎。
此階段技術研發圍繞“標量計算光刻成像RET”展開，基于瑞利-索末菲衍射模型等標量模型，結合光源優化、OPC等逆向算法，通過調整光源強度、修正掩模邊緣等補償光學鄰近效應，實現關鍵尺寸（CD）精準控制，例如90nm-45nm節點中，標量計算光刻通過添加SRAF拓寬工藝窗口，滿足當時芯片制造需求。
隨著工藝進入28nm及以下節點，為突破衍射極限，光刻系統采用高數值孔徑（NA>1）浸沒式設計，通過填充高折射率（n≈1.44）液體將有效NA提升至1.35以上。此時光的偏振特性影響不可忽略，高NA下光場在物鏡邊緣傳播方向與光軸夾角增大，不同偏振態光的衍射效率和傳播特性存在差異，標量理論“忽略偏振”的假設會導致成像誤差劇增，無法滿足CD均勻性要求，這一瓶頸直接推動光刻成像理論從“標量”向“矢量”范式轉換，矢量光刻成像理論隨之產生。
02/矢量成像模型
二維矢量光刻成像模型聚焦平面圖形的高保真成像，主要應用于邏輯芯片的二維關鍵圖形（如柵極、接觸孔陣列）。它在局部坐標系和全局坐標系下分別構建理論框架，局部坐標系以單個圖形單元為原點，可簡化局部光場計算，實現單個圖形 CD 均勻性與邊緣精度的精細優化；全局坐標系以整個曝光視場為基準，能分析全視場偏振像差的空間分布差異，實現全視場二維圖形成像均勻性的全局優化。
展開 光刻技術第5期 | 二維矢量光刻成像
01/簡介
光刻技術，作為半導體芯片制造的“靈魂工序”，直接決定芯片的制程精度與性能上限，更是全球半導體產業競爭的核心制高點。當制程節點邁入5nm及以下的精微領域，芯片關鍵尺寸已逼近原子級別，傳統標量成像理論因無法精準捕捉光的偏振特性對成像精度的影響，已難以滿足關鍵尺寸均勻性（CDU）的嚴苛要求，制程升級陷入瓶頸。
在此背景下，二維矢量光刻成像模型應勢而生，憑借對矢量光場與偏振像差的精準把控，成功突破衍射極限，成為先進邏輯芯片制造的核心技術支撐，為7nm、5nm乃至3nm制程的落地注入強勁動力，推動半導體產業實現跨越式發展。
矢量光刻成像模型
二維矢量光刻成像流程簡潔高效且精準可控，每一步都經過嚴苛的技術打磨：光源經定制化照明系統進行勻光、偏振調控后，均勻照射在高精度掩模上，掩模上的二維圖形會對入射光進行選擇性衍射；衍射出的光進入高數值孔徑物鏡系統后，系統會在入瞳與出瞳處通過特殊光學結構完成偏振態、相位及振幅的精準調控，濾除無效雜光，保留有效成像光；最終，經過調控的光在硅片像面精準匯聚，實現高保真成像。
整個過程中，掩模圖形的最終成像光強，由不同照明出瞳點照射形成的像光強疊加而成，這種疊加機制確保了即使在大視場曝光場景下，圖形的邊緣精度與內部均勻性也能得到雙重保障，有效避免了傳統光刻中“邊緣模糊、中心失真”的問題。
02/構造模型
1.物方衍射遠場：
采用傅里葉變換技術，將掩模表面復雜的光場分布轉化為物方衍射遠場Efar，分離不同偏振方向的光場分量特征。而近場光場的形成直接與入射照明光的偏振態有關，通過提前調控照明光偏振方向，可針對性強化關鍵圖形的光場信號。
展開 光刻技術第18期 | 非線性壓縮感知理論
01/簡介
隨著集成電路制程推進至90nm及以下節點，光學鄰近效應校正（OPC）、光源掩模聯合優化（SMO）等計算光刻技術已成為保障光刻成像精度的核心支撐。其中，壓縮感知（CS）技術憑借稀疏性約束降維的核心優勢，在光源優化（SO）中實現了高效的參數尋優，大幅降低了計算復雜度。
然而，當優化對象轉向掩模時，線性CS理論的局限性愈發凸顯——掩模圖形的像素級調控與光刻成像之間存在顯著的非線性映射關系，這種非線性源于掩模三維衍射、光致抗蝕劑化學反應等多物理效應疊加，導致線性模型難以精準刻畫優化目標與掩模參數的關聯，直接影響OPC的校正精度與SMO的協同優化效能。
為破解這一瓶頸，非線性壓縮感知（NCS）理論應運而生，其通過非線性映射構建信號與觀測的關聯，能夠適配掩模優化場景中的復雜非線性特性。與線性CS相比，非線性CS理論的核心突破在于重構模型對非線性關系的精準表征，而迭代公式則為非凸優化問題提供了高效的求解路徑，二者共同構成了掩模優化場景下計算光刻技術的理論核心。
本文聚焦非線性壓縮感知理論的工程化應用需求，從掩模-成像的非線性機理出發，系統解析非線性CS重構模型的構建邏輯，深入推導關鍵迭代公式的演化過程，為OPC、SMO等技術的精度提升提供理論支撐。
02/仿真非線性CS重構模型
在先進光刻的非線性優化場景中，非線性CS重構算法（IHTs、Newton-IHTs、L-BFGS）是破解復雜運算難題的核心工具——它們既能精準適配非線性光刻的優化需求，更能通過梯度、Hessian矩陣的協同作用加速收斂，在保障優化精度的同時，大幅提升計算效率。
展開 光刻技術第21期 | BCS計算光刻理論
01/簡介
隨著集成電路制程持續向3nm及以下節點突破，光刻系統中的光學衍射、掩模三維效應與光致抗蝕劑非線性響應形成強耦合，使光源-掩模優化、光學鄰近校正等核心環節面臨“精度-效率-魯棒性”三重挑戰。
傳統線性壓縮感知技術因難以刻畫光刻系統的復雜非線性映射，優化結果易出現工藝窗口收縮；經典貝葉斯方法雖具備統計建模優勢，但固定先驗分布無法適配多樣化光刻圖形，導致最優信號估計精度不足。在此背景下，融合貝葉斯統計與壓縮感知的BCS（Bayesian Compressed Sensing）計算光刻理論應運而生，成為破解上述瓶頸的關鍵理論支撐。
BCS計算光刻理論的核心優勢在于通過統計建模與稀疏優化的協同，實現光刻系統的精準調控，其技術體系圍繞三大關鍵模塊構建：BCS問題模型作為理論基礎，通過融入光刻物理機理建立稀疏信號與觀測數據的關聯，突破線性模型的適配局限；
先驗分布與邊緣概率密度建模為統計推斷提供依據，動態適配不同圖形特征的稀疏性規律，提升模型魯棒性；最優信號估計與迭代優化則為工程化求解提供路徑，通過高效迭代算法實現精度與效率的平衡。本文聚焦BCS計算光刻理論體系，系統解析各核心模塊的構建邏輯與內在關聯，闡明其在光刻優化中的作用機理，為先進計算光刻技術的工程化應用提供理論支撐。
在先進制程光刻的光源優化中，貝葉斯壓縮感知（BCS）光源優化技術是實現“少測量、高精度、易制造”光源的核心支撐——它以概率統計與先驗約束為核心，讓光源信號的重構既高效又貼合實際工藝需求。
展開 是DUV光刻機！ASML澄清中芯國際批量購買協議：只與DUV光刻技術有關，細說DUV和EUV光刻區別
當然除了浸潤式光刻和多重曝光，還有很多技術可以幫助進一步減小半導體制造工藝中的關鍵尺寸。但是比起用各種技術優化，直接更換光源會有較大的提升
，即從波長為193nm的DUV光刻機換成波長大致為13.5nm的EUV光刻機。
一臺光刻機由上萬個部件組成，有人形容稱這是一種集合了數學、光學、流體力學、高分子物理與化學、表面物理與化學、精密儀器、機械、自動化、軟件、圖像識別領域頂尖技術的產物。
在全球范圍內，光刻機市場幾乎被 3 家廠商瓜分：荷蘭的阿斯麥（ASML）、日本的尼康（Nikon）和佳能（Canon）。
在這 3 家中，ASML 又是當之無愧的一哥。據中銀國際報告，阿斯麥全球市場市占率高達 89%，其余兩家的份額分別是 8% 和 3%，加起來僅有 11%。在 EUV 光刻機市場中，ASML 的市占率則是100%。
雖然目前中國對于光刻機的制造幾乎還在起步階段。但近年來，國家加大了對半導體行業的投入。
2019 年 4 月，武漢光電國家研究中心甘棕松團隊，采用二束激光，在自研的光刻膠上，突破光束衍射極限的限制，并使用遠場光學的辦法，光刻出最小 9nm 線寬的線段。
2020 年初，中科院對外宣稱已經攻克了 2nm 工藝的難題，相關研究成果已經發布到國際微電子器件領域的期刊當中。
展開 
光刻技術第2期 | 光刻中的OPC技術
01/簡介
光學鄰近修正（Optical Proximity Correction，簡稱OPC）是半導體制造領域中應用廣泛的光刻分辨率增強技術。該技術的核心作用是通過對掩模版上的圖形進行預先調整，補償光刻過程中因光學鄰近效應產生的圖形失真，進而擴大工藝窗口，確保晶圓芯片上形成的實際圖形能精準復刻設計意圖。
02/OPC技術的應用必要性
OPC技術的應用需求源于芯片線寬尺寸持續微縮帶來的光學鄰近效應加劇問題。在光刻工藝中，光刻機光學系統本身存在一定局限性，加之光路傳播過程中不可避免地會發生衍射與干涉現象，導致曝光在晶圓上的圖形與掩模版原始設計圖形出現明顯偏差。常見的失真表現包括線端縮短、線寬變窄、直角圖形被圓化等。
這種未修正的圖形失真會產生嚴重后果：一方面會大幅壓縮光刻工藝窗口，即保障圖形質量的工藝參數范圍急劇縮小；另一方面極端情況下可能導致工藝窗口完全消失，使得芯片制造良率遠低于量產要求。正是為了抵消這些誤差、規避上述風險，OPC技術通過對掩模圖形進行針對性的人為預先修正，成為半導體光刻工藝中不可或缺的關鍵環節。
RBOPC前后對比示意圖
03/光輔助圖形的應用與作用
曝光輔助圖形（Sub-Resolution Assist Feature, SRAF）是OPC技術中常用的工藝窗口增強手段，與掩模圖形修正形成有效互補。其核心原理是在稀疏分布的主圖形周圍，添加尺寸遠小于主圖形的輔助結構——這些輔助圖形的尺寸低于光刻機的分辨率閾值，在曝光后不會在晶圓上形成實際成像，但能改變局部光照分布，使稀疏圖形區域的光照條件接近密集圖形區域，從而擴大不同圖形布局下的公共工藝窗口。
展開 麻省理工《Science Advances》：一種新的立體光刻增材制造技術！
隨著低成本和大規模微透鏡陣列制造技術的不斷發展，微光學器件已成為集成成像3D顯示器等大面積顯示應用的有前途的工具。這些制造技術的一個好處是它們是可伸縮的。微光學成像設備的圖像倍增，已經在塔爾博特陣列照明和微透鏡投影光刻中得到了證明，可用于制造亞微米的二維晶格結構。然而，靜態掩模的使用，將成像功能限制在單個物體的簡單復制上，不能滿足二維平面結構之外的多層復雜建筑的設計要求。
目前，微光學和單孔徑成像系統需要進一步發展，現有技術無法支持3D打印中可擴展的SBP。
在此，研究者提出了一種新的立體光刻打印系統，該系統使用平面微光學器件形成整體圖像，提供了一種無需串行掃描的可擴展的增材制造方法。
所提出的工程投影系統基于透鏡陣列，其中每個微透鏡可以保持一個高的NA，并且總體打印面積可以隨著微透鏡數量的增加而增加。結合數字光處理的微光學設備，允許通過并行傳輸、疊加和集成多個傳入圖像的可伸縮的重建投影輸出圖像，產生從微米級到厘米級四個數量級的周期性微架構。
展開 光刻技術第20期 | 非線性壓縮感知光源-掩模優化技術及對比分析
點擊藍字 關注我們
01/簡介
隨著集成電路制程向3nm及以下先進節點演進，光刻成像系統中的光學衍射、掩模三維效應與光致抗蝕劑非線性響應相互疊加，使光源-掩模協同優化（SMO）成為保障圖形保真度與芯片良率的核心技術。傳統線性壓縮感知（CS）驅動的SMO技術，因難以精準刻畫掩模與成像之間的強非線性映射關系，在復雜圖形優化中常面臨精度不足、工藝窗口收縮等問題，已無法滿足極端制程對優化性能的嚴苛要求。
非線性壓縮感知（NCS）理論的興起為突破這一瓶頸提供了關鍵路徑，其通過構建非線性重構模型，可更貼合光刻系統的物理本質。然而，不同非線性CS-SMO技術的適配場景與性能表現尚未形成系統對比，仿真條件的差異也導致技術優劣難以客觀評判。
基于此，本文以非線性壓縮感知光源-掩模優化的數學模型為核心，搭建標準化仿真環境，選取水平條塊圖形、豎直線條圖形及復雜電路圖形作為典型測試對象，從成像精度、計算效率、工藝窗口兼容性等維度，系統開展不同SMO技術的性能對比研究。通過量化分析各類技術的適配特性與核心優勢，為先進計算光刻中SMO技術的選型與工程化應用提供科學依據與理論支撐。
展開 從頭了解光刻機！
光學曝光技術的潛力, 無論從理論還是實踐上看都令人驚嘆, 不能不刮目相看。其中利用控制光學曝光過程中的光位相參數, 產生光的干涉效應,部分抵消了限制光學系統分辨率的衍射效應的波前面工程為代表的分辨率增強技術起到重要作用, 包括: 移相掩模技術、光學鄰近效應校正技術、離軸照明技術、光瞳空間濾波技術、駐波效應校正技術、離焦迭加增強曝光技術、表面成像技術及多級膠結構工藝技術。在實用化方面取得最引人注目進展的要數移相掩模技術、光學鄰近效應校正技術和離軸照明技術, 尤其浸沒透鏡曝光技術上的突破和兩次曝光技術的應用, 為分辨率增強技術的應用更創造了有利條件。
電子束光刻
電子束光刻技術是微型技術加工發展的關鍵技術,他在納米制造領域中起著不可替代的作用。電子束光刻主要是刻畫微小的電路圖，電路通常是以納米微單位的。電子束光刻技術不需要掩膜，直接將會聚的電子束斑打在表面涂有光刻膠的襯底上。
電子束光刻技術要應用于納米尺度微小結構的加工和集成電路的光刻，必須解決幾個關鍵的技術問題：電子束高精度掃描成像曝光效率低;電子在抗蝕劑和基片中的散射和背散射現象造成的鄰近效應；在實現納米尺度加工中電子抗蝕劑和電子束曝光及顯影、刻蝕等工藝技術問題。
實踐證明,電子束鄰近效應校正技術、電子束曝光與光學曝光系統的匹配和混合光刻技術及抗蝕劑曝光工藝優化技術的應用，是一種提高電子束光刻系統實際光刻分辨能力非常有效的辦法。電子束光刻最主要的就是金屬化剝離，第一步是在光刻膠表面掃描到自己需要的圖形。第二部是將曝光的圖形進行顯影，去除未曝光的部分，第三部在形成的圖形上沉淀金屬，第四部將光刻膠去除，在金屬剝離的過程中，關鍵在于光刻工藝的膠型控制。最好使用厚膠，這樣有利于膠劑的滲透，形成清晰的形貌。
展開 