3nm制程的案例
臺積電3nm制程工藝量產將推遲 最多推遲4個月
據國外媒體報道，5nm制程工藝量產已超過1年的臺積電，正在全力推進3nm工藝的量產事宜，他們的3nm工藝計劃在今年風險試產，明年下半年正式量產。
但外媒最新的報道顯示，臺積電3nm制程工藝的量產時間將推遲，最多推遲4個月。外媒在報道中還提到，臺積電方面也已經確認，他們這一制程工藝的量產時間將推遲。
“
在近幾個季度的財報分析師電話會議上，臺積電CEO魏哲家均透露他們的3nm工藝進展良好。如果量產時間推遲，臺積電的3nm制程工藝，可能就無法按計劃在明年下半年量產。
”
臺積電和三星電子目前均在推進3nm工藝的量產事宜，兩大芯片代工商對這一制程工藝都非常重視。今年6月底，就有外媒在報道中稱，三星電子寄予厚望的3nm芯片制程工藝，已經順利流片。
但從外媒的報道來看，三星電子的3nm工藝，也遇到了難題。研究機構預計采用全環繞柵極晶體管（GAA）技術的三星3nm制程工藝，不太可能在2023年之前量產。產業鏈方面的人士也透露，采用全環繞柵極晶體管（GAA）技術的三星3nm制程工藝，在研發方面仍有挑戰，還有關鍵技術問題尚未解決。
展開 對比 | 芯片制程大PK！Intel 10nm，三星3nm，IBM 2nm，臺積電1nm
Intel：10nm
Intel的桌面和服務器CPU處理器一直沒有實現更先進的制程，今年新CEO基爾辛格執掌大印后才開啟技術路線，預計今年將推出10nm，7nm已經take in。
今年下半年，Intel將推出代號為Alder Lake的12代酷睿處理器，升級10納米ESF工藝和Golden Cove架構，首次使用大小核架構，最多16核24線程。
在服務器領域中，Intel推出了14nm工藝的Cooper Lake處理器，也就是第三代至強可擴展處理器，最多28核心56線程(八路就是最多224核心448線程)，部分型號增加了核心數量，同時頻率更高，基準頻率提升至最高3.1GHz，單核睿頻加速最高則可達4.3GHz，三級緩存最多38.5MB(每核心對應1.375MB)，熱設計功耗150-250W。
結語
當然Intel的處理器架構與其他Arm架構有所不同，制程也不能用簡單的數字進行比較。三星的3nm可能是目前能夠最快量產的制程，臺積電的1nm也只是取得重大突破，離實際量產應該還有一段距離。
不過，制程之爭已經成了芯片設計與代工領域最重要的方式。
展開 臺積電3nm真卡關？業界曝救命計劃
外媒近日指出，由于臺積電3nm制程卡關，蘋果下一代iPhone處理器A16芯片，將延用臺積電5nm制程，創連續3年使用同一個制程的狀況，臺積電也響應，不評論市場傳聞，重申 3 nm制程按計劃進行。不過，業界認為，蘋果可能也考慮到成本關系，才會推遲手機芯片采用3nm制程，至于臺積電也為了改善成本，針對極紫外光(EUV)推動改善計劃，以及改良EUV機臺設計，還有導入先進封裝，讓3nm制程有更多的客戶愿意采用。
3nm制程面臨芯片設計復雜度以及晶圓代工成本飆高等問題，更因為EUV曝光機采購成本創新高，產出吞吐量（throughput）提升速度放緩，讓3nm晶圓代工報價恐達近3萬美元。
此外，EUV機臺透過特殊的反射鏡進行傳送，耗電量達深紫外光微影（DUV）機臺10倍以上，來達到最后剩下2%的光能進行曝光，臺積電透過機臺程序修正，將EUV光脈沖能量優化，并重新設計反射結構，有效提升3%反射率；臺積電還分析二氧化碳雷射系統放大器的運轉數據，采用變動頻率取代固定頻率的運作模式，進一步強化放大器10%能源使用效率。臺積電也提升EUV機臺5%能源使用效率，預計用在生產3nm制程的機臺上。
業界透露，臺積電將啟動EUV持續改善計劃（CIP），在維持摩爾定律進程上，希望在增加芯片尺寸同時，減少先進制程EUV光罩使用道數。
荷商半導體生產設備商、獨家供應EUV曝光機的艾司摩爾(ASML)，今年下半年推出的NXE：3600D價格高達1.4～1.5億美元，每小時吞吐量達160片12吋晶圓，基于5nm制程的4nm進行改良，EUV光罩層大約在14層之內，3nm制程將達25層，導致成本暴增，不是所有的客戶都愿意采用。
展開 3nm鏖戰正酣 代工雙雄臺積電和三星誰將勝出？
知名研究機構The Information Network預測，臺積電領先三星在晶圓代工的先進制程產能規模約242%至460%不等。
統計數據顯示，三星在2020年的晶圓月產能約為2.5萬片，而臺積電則為14萬片，尤其是在目前最前沿的5nm制程方面，三星晶圓月產能約為5000片，而臺積電約為9萬片。
在最新通報會上，臺積電表示，由于5nm需求強勁，該公司5nm系列在2021年的產能擴充計劃比2020年會翻倍，2022年將比2020年增長3.5倍以上，并在2023年達到2020年的4倍以上。
而據韓國媒體引述多家供應商報道，由于三星遲遲未提高5nm的產品良率，使得三星在5nm產線的構建與客戶搶奪上也陷入被動。
客戶訂單
近段時間以來，頻傳臺積電和三星3nm首家客戶的消息。據消息稱，蘋果已經成為臺積電3nm制程的首批客戶，預先承包了臺積電3nm制程的初期產能，同時英特爾也將采用臺積電3nm制程生產圖形芯片、服務器處理器。
而處理器大廠AMD可能成為三星代工業務首家3nm制程客戶，原因是合作伙伴臺積電與蘋果關系密切，使AMD考慮選擇三星交付3納米制程訂單。除了AMD，高通也對三星3nm制程感興趣。
目前，兩家的3nm客戶 名單還未正式公布。但從現有客戶來看，臺積電的客戶幾乎覆蓋了全球頂級半導體巨頭，包括蘋果、AMD、高通、Marvel、聯發科、英偉達等都是其主要客戶。
展開 
詳解IBM全球首款2nm芯片制程，等效臺積電3.5納米技術？
與當前將使用在Power10芯片的7納米制程相比，這種2納米制程有望將速度提高45％或以相同速度運行，將功耗降低75％。
IBM 2納米芯片潛在的好處
據IBM稱，這項先進技術的潛在好處可能包括：
手機電池壽命翻兩番，只要求用戶每四天給他們的設備充電一次。
減少數據中心的碳足跡，這些中心占全球能源使用量的1%，即5.8億兆焦耳。將他們所有的服務器改為基于2納米的處理器，有可能大大減少這一數字。
大大加快筆記本電腦的功能，從快速處理應用程序，到更容易地協助語言翻譯，到更快的互聯網訪問。
有助于加快自動駕駛汽車等自主車輛的物體檢測和反應時間。
另外，這項技術將使數據中心的電源效率、太空探索、人工智能、5G和6G以及量子計算等領域受益。
實驗室做出來≠量產
一個工藝從實驗室出來，到大規模量產，過程中需要芯片代工廠不斷提升晶圓良率。
晶圓良率，指完成所有工藝步驟后，測試合格的芯片的數量與整片晶圓上的有效芯片的比值。
因此，晶圓良率決定了芯片的工藝成本。
要是一個工藝的晶圓良率上不去，量產可能反而會導致芯片虧損。
而目前，IBM的2nm芯片還停留在實驗室階段，只是制造出來而已。
除此之外，也還需要考慮光刻機等工具的進展。
展開 三星正推進3nm工藝二季度量產 若實現將先于臺積電量產
三星的3GAE，作為一種"早期"的3nm級制造技術，3GAE將主要被三星LSI（三星的芯片開發部門）和兩三個高級客戶使用。考慮到三星LSI和早期客戶傾向大批量制造芯片，預計3GAE技術將得到相當廣泛的使用，前提是這些產品的產量和性能達到預期。
三星電子和臺積電是目前在推進3nm工藝量產的兩大晶圓代工商，但兩家公司在技術路線上并不相同，臺積電繼續采用鰭式場效應晶體管（FinFET）架構。
在3nm之前的多項制程工藝上，三星電子在量產時間方面雖略晚于臺積電，但基本能跟上臺積電的節奏，不過由于在良品率方面有較大差距，加之沒有蘋果的訂單，因而三星電子在全球晶圓代工市場的份額，遠不及臺積電。多家機構的數據顯示，臺積電近幾個季度在全球晶圓代工商市場的份額，超過了50%，遠高于其他廠商。
在全球晶圓代工市場的份額與臺積電有較大差距的三星電子，對他們的3nm工藝也是寄予厚望。如果他們的3nm工藝能在二季度量產，就將先于臺積電量產。在4月14日的一季度財報分析師電話會議上，臺積電CEO魏哲家再次表示，他們的3nm工藝量產計劃不變，正按計劃推進在下半年量產。
然而，盡管三星和臺積電在先進制程上爭的“你死我活”，但一個不可否認的事實是，3nm等更先進制程的用戶將越來越少，原因就是成本越來越高，性價比逐步降低，部分領域也用不到3nm等制程。
美國喬治敦大學沃爾什外交學院安全與新興技術中心（CSET）發布的信息顯示，臺積電一片采用3nm制程的12英寸晶圓，代工制造費用約為3萬美元，大約是5nm的1.75倍。
展開 三星宣布：3nm成功流片！
6月29日，據外媒最新報道，三星宣布，3nm制程技術已經正式流片!
據悉，三星的3nm制程采用的是GAA架構，性能上完勝臺積電的3nm FinFET架構!
據報導，三星在3nm制程的流片進度是與新思科技合作完成的，目的在于加速為GAA 構的生產流程提供高度優化的參考方法。而因為三星的3 nm制程采用不同于臺積電或英特爾所采用的 FinFET 的架構，而是采用 GAA 的結構。在此情況下，三星需要新的設計和認證工具，因此采用了新思科技的 Fusion Design Platform。
三星半導體設計技術團隊副總裁 Sangyun Kim 表示，三星半導體是推動下一階段產業創新的核心。所以，三星將藉由不斷進行的技術制程發展，以滿足專業和廣泛市場應用不斷增長的需求。
展開 半導體制程之爭烽煙再起，“中國芯”該如何反超？
一直以來，三星在7nm、5nm先進制程工藝上都落后于競爭對手臺積電，所以該公司對于3nm制程工藝可謂寄予厚望，迫切希望能通過3nm制程實現對臺積電的技術反超。
當然，對于三星來說，這顆3nm SRAM芯片也是意義非凡，它不僅代表了3nm制程工藝最新落地的里程碑，還采用了GAAFET的MBCFET技術，在晶體管結構上實現了新的突破。根據三星電子副總裁Taejoong Song傳遞的信息，新的芯片具有“高速度、低功耗和小面積”的優勢，容量為256Mb（32MB），面積為56平方毫米。
值得一提的是，臺積電和三星在7nm制程以前均采用FinFET技術（鰭式場效晶體管），但是從5nm制程開始，FinFET工藝極限的瓶頸就逐漸顯現出來。在3nm制程芯片的實現路徑上，三星決定用MBCFEF替代傳統的FinFET，預計于明年量產，但臺積電卻依舊堅持FinFET技術，對傳統技術進行改進，暫定于今年下半年投入試產，計劃于明年實現量產。
臺積電和三星還在為3nm制程廝殺激烈，這幾年悶聲不吭的IBM卻在今年5月突然放了個大招，發布了2nm芯片制程技術。消息一出，業界嘩然，很多人至今似乎還無法相信，世界上首個2nm制程芯片，竟然是默默無聞的IBM最先發布的！
按照IBM的幾組數據指標，其2nm制程工藝與當下較為先進的7nm相比，性能將提升45%，功耗降幅則高達75%。
展開 半導體先進制程的“大躍進”
臺積電有望在2024年進入 2nm制程試產階段，并于一年后量產。
臺積電2019年成立了2nm專案研發團隊，尋找可行路徑進行開發。在考量成本、設備相容、技術成熟及效能表現等多項條件后，決定采用以GAAFET為基礎的MBCFET（Multi-Bridge Channel FET）架構，解決FinFET因制程微縮產生電流控制漏電的物理極限問題。MBCFET和FinFET有相同的理念，不同之處在于GAAFET的柵極對溝道的四面包裹，源極和漏極不再和基底接觸。
根據設計的不同，GAAFET也有不同的形態，目前比較主流的四種技術是納米線、板片狀結構多路橋接鰭片、六角形截面納米線和納米環。三星對外介紹的GAAFET技術也是MBCFET，即板片狀結構多路橋接鰭片。
按照臺積電給出的2nm工藝指標，Metal Track(金屬單元高度)和3nm一樣維持在5x，Gate Pitch(晶體管柵極間距)縮小到30nm，Metal Pitch(金屬間距)縮小到20nm，比3nm減少23%。
3nm
在3nm制程產能建設方面，臺積電在臺南科學園區有3座晶圓廠，分別是14廠、18廠和6廠，其中前兩座是12英寸晶圓廠，后一座是8英寸晶圓廠。18廠是5nm制程工藝的主要生產基地。而除了5nm工藝，臺積電3nm制程工藝的工廠，也建在臺南科學園區內。
2020年初，三星開始其新建的V1晶圓工廠的大規模生產，成為業內首批完全使用6LPP和7LPP制造工藝的純EUV生產線。而該工廠也是三星3nm制程的主陣地。
三星3nm制程研發規劃分為兩個階段：第一代的3nm GAE(GAA-Early)與第二代3nm GAP(GAA-Plus)。
2022上半年，三星量產3nm制程芯片，但用戶和產量非常有限，未見處理器廠商采用。
展開 臺積電3nm的新進展
近日，臺積電3nm產業鏈方面有了新進展。中國臺灣鉆石碟片公司中砂、靶材廠光洋科進入臺積電供應商體系中，這打破過往臺積電先進制程量產初期耗材由美、日大廠壟斷的局面。
本地供應鏈加緊產品支持
中國臺灣耗材廠產品質量與價格都較外國公司更具優勢，不僅有助臺積電優化成本，對中砂、光洋科等公司本身來說，有了臺積電的3nm制程認可，也將成為爭取英特爾、三星等國際大廠訂單的利器。
光洋科在磁、光記錄儲存媒體靶材市占全球第一。而半導體貴金屬靶材、特殊化學品，光洋科也都在中國臺灣市占第一，在相關領域，光洋科具有明顯的競爭優勢。光洋科的貴金屬廢棄資源回收制程中，將其精煉成原物料，可以制成符合半導體產業可以使用的高品質靶材。
中砂能再度成為臺積電最先進制程鉆石碟片的主要供應商，不只在3nm制程獲得青睞，甚至可能將優勢延伸至之后的2nm制程。鉆石碟片主要是用于薄膜之后的平坦化制程。媒體報道，為了配合臺積電先進制程，中砂耗資新臺幣數千萬元購買與客戶生產線上一模一樣的CMP設備。
3nm不好搞，三星已經失敗，臺積電如何？
臺積電 Fab 18
臺積電Fab 18是主要的 3nm 生產設施，位于中國臺灣臺南。臺積電提出的目標是在2022年下半年實現量產。與N5技術相比，N3技術將提供高達70%的邏輯密度增益、高達15%的速度提升以及相同的速度和高達30%的功耗降低。
展開 關于臺積電2nm，我們來談談
（source:三星）
此外，三星也指出，相較于5nm制程，他們第一代3nm制程能降低45%功耗、提升23%效能、縮減16%面積；第二代3nm制程則可降低50%功耗、提升30%效能，并縮減35%面積，可全面優化芯片PPA指標。
但三星這個技術的宣布，最重要的還是宣傳的目的，因為三星所有的盤算就是要搶先臺積之前，讓市場知道，他們的GAAFET已經開始正式量產，而且是全球第一家的3nm芯片制造商。
不過其實是不是3nm并不這么重要，最值得關心的，是三星開始導入了新的晶體管制程技術。但到目前為止，他們良率與客戶都屬于未知的狀態，成本與獲利更是仍待觀察。
臺積以王者之姿穩穩跨進納米片世代
盡管三星沒有特別強調，但我們從其所提供技術示意圖來看，就可以得知他們的GAAFET技術就是一種納米片（Nanosheet）架構，而這跟臺積所發表的N2技術，其實都是屬于同一種技術類型。換句話說，未來市場上2nm以下的制程芯片，都會是使用納米片架構的晶體管。
相較于三星采用大動作追擊的策略，臺積對于導入納米片架構制程就顯得保守且小心，或者說是一種不疾不徐的態度。我們回顧臺積選擇進入FinFET制程的時間點來看，就可以端倪出這家公司的決策文化。
一來，他們已是市場的領先者，穩健拓展業務遠比大膽推進技術更為重要；再者，臺積一向看重生產良率和高獲利率，不穩定、不夠成熟的制程，他們定不敢，也不會貿然進行量產。
就因為這立場與策略的差異，因此臺積選擇進入納米片架構的時間點，也就晚了三星一個世代。而這個一世代的差異，除了讓臺積在3nm制程上有更好的成本優勢外，也為他們的2nm制程取得了更多的研發和試產的時間。
展開 
臺積電：5nm明年試產，3nm已經準備就緒
臺積電250億美元豪賭5nm工藝
摩爾定律問世50年多來一直指導著半導體行業的發展，但在10nm節點之后普遍認為摩爾定律將會失效，制程工藝升級越來越難。今年臺積電、三星及Globalfoundries將把制程工藝推進到7nm。下一個節點是5nm，臺積電在今年六月的半導體技術論壇上宣布將投資250億美元研發、生產5nm工藝，預計2020年問世。
據之前的資料，與初代7nm工藝相比，臺積電的5nm工藝大概能再降低20%的能耗，晶體管密度再高1.8倍，至于性能，預計能提升15%，不過使用新設備的話可能會提升25%。從這里預估的數據來看，制程工藝到了5nm之后，性能或者能效提升都會放慢，而制造難度也越來越高，投資高達數百億美元，這也導致了未來的5nm芯片成本非常貴。
目前開發10nm芯片的成本超過了1.7億美元，7nm芯片則要3億美元左右，5nm芯片研發預計成本超過5億美元，而開發28nm工藝芯片只要數千萬美元，這一趨勢將導致未來的5nm芯片客戶越來越少，未來只有蘋果等少數資本雄厚的公司才會堅持升級制程工藝了。
5nm工藝之后還會有3nm工藝，此前只有三星公布了3nm工藝的路線圖，在這個節點上三星將改用GAA晶體管，FinFET晶體管在5nm之后將逐漸被放棄，廠商們需要開發新的晶體管架構，GAA就是其中之一。
3nm制程工藝最快2022年底投產
八月底，臺積電公布了3nm制程工藝計劃，目前臺南園區的3nm晶圓工廠已經通過了環評初審，臺積電計劃投資6000億新臺幣（約為194億美元），2020年開始建廠，2021年完成設備安裝，預計最快2022年底到2023年初投產，3nm廠完成后預計雇用員工達四千人。
展開 半導體｜臺積電 3nm 工藝工廠進展順利，將在三季度開始風險試產
來源 ：TechWeb
據國外媒體報道，在 5nm 制程工藝大規模量產超過 1 年后，芯片代工商臺積電更先進的 3nm 工藝的量產事宜，也就成了關注的焦點。外媒最新的報道顯示，臺積電將采用 3nm 制程工藝代工芯片的新工廠，建設進展順利，并未受到影響。
外媒在報道中還提到，臺積電的 3nm 制程工藝，在三季度就將開始風險試產，這符合臺積電 CEO 魏哲家此前在財報分析師電話會議上透露的量產時間。在最近幾個季度的財報分析師電話會議上，魏哲家均透露 3nm 工藝將在今年下半年風險試產。
在最近幾次的財報分析師電話會議上，魏哲家還透露，他們 3nm 制程工藝的研發，在按計劃推進。同 5nm 工藝相比 ，3nm 工藝將使晶體管的理論密度提升 70%， 性能提升 15%， 能耗降低 30%。
按臺積電方面的計劃，他們的 3nm 制程工藝，將在 2022 年大規模量產。
臺積電 3nm 芯片工廠的建設，在 2017 年就已開始謀劃，當時創始人張忠謀還未退休。他在當年 10 月份的一次采訪中透露，保守估計 ，3nm 工廠的建設將花費 150 億美元，可能達到 200 億美元。
- END -
推薦閱讀
點擊圖片即可閱讀全文
更多商務合作，歡迎與小編聯絡！
掃碼請備注：姓名+公司+職位
我是CINNO最強小編, 恭候您多時啦！
CINNO于2012年底創立于上海，是致力于推動國內電子信息與科技產業發展的國內獨立第三方專業產業咨詢服務平臺。
展開 決戰3nm —— 三星和臺積電誰會最先沖過終點線?
隨著近年來芯片制造巨頭在半導體產業中的地位日益凸顯 ，先進制程正成為全球各國科技角力場的最前線。而最新的戰火，已經燒到3nm制程。
TrendForce數據最新顯示，目前臺積電的市場份額接近52.9%，是全球最大的芯片代工企業，而三星位居第二，市場份額為17.3%。
在近幾個季度的財報會議上，臺積電總裁魏哲家就透露，3nm晶圓片計劃今年下半年風險試產，明年可實現量產。
而三星也一直對3nm工藝寄予厚望，不僅在多年前就已開始投入研發事宜，更在今年上半年宣布預備投入1160億美元研發和生產3nm制程，以期趕超臺積電。
隨著3nm制程工藝的競爭大幕拉開，兩大巨頭的競爭態勢再度引發關注。
三星3nm殺到
在10月7日舉行的全球年度晶圓代工論壇上，三星公布了其最新的工藝進展和路線圖。三星代工業務負責人在本次論壇上透露，公司首批3nm芯片將于2022年上半年開始生產。3nm工藝上分為兩個版本，其中3GAE(低功耗版)將在2022年年初投入量產，3GAP(高性能版)則會在2023年年初批量生產。
展開 臺積電3nm工廠邁出重要一步
莊子壽表示，臺積3nm廠總投資額尚未定案，初估將超過六千億元，2020年動工，蓋廠房、裝機、試車等預計要十八個月，因此在2022年底、2023年初進入量產，3nm廠完成后預計雇用員工達四千人；他坦言，3nm制程技術難度高，是很大挑戰。
3nm將在2022年量產
臺積電作為世界級的處理器代工廠商，在近幾年的CPU工藝方面頗為激進，其10nm工藝正大規模量產中，并正加速推進7nm以及5nm的研發力度。不過除了這些，更為高端的3nm制程工藝也已經曝光，臺積電官方透露將暫定在2022年量產。
目前臺積電的工廠一直以臺灣為大本營，其中10nm位于中科廠Fab 15五到六期；7nm位于七到九期，2018年量產；5nm則位于南科廠Fab 14九期，2019年下半年量產。而3nm臺積電則考慮赴美投資建廠，投資額高達5000億臺幣，主要原因是南科方面從提出投資方案到通過環評審核，至少需要5年時間，而且空氣質量、電力供應都不夠達標。
3nm技術可以說已經接近半導體工藝的物理極限，而其目前也處于實驗室階段，臺積電透露其正與設備廠商、材料供應商共同研究技術途徑。
展開 