SIP封裝的案例
SIP封裝工藝流程
摘要：
系統級封裝（SIP）技術從20世紀90年代初提出到現在，經過十幾年的發展，已經能被學術界和工業界廣泛接受，成為電子技術研究新熱點和技術應用的主要方向之一，并認為他代表了今后電子技術發展的方向，SIP封裝工藝作為SIP封裝技術的重要組成部分，這些年來在不斷的創新中得到了長足發展，逐漸形成了自己的技術體系，值得從事相關技術行業的技術人員和學者進行研究和學習，文章從封裝工藝角度出發，對SIP封裝制造進行了詳細的介紹，另外也對其工藝要點進行了詳細的探討。
一、前言
系統級封裝（system in package，SIP）是指將不同種類的元件，通過不同種技術，混載于同一封裝體內，由此構成系統集成封裝形式。該定義是通過不斷演變、逐漸形成的。開始是單芯片封裝體中加入無源元件（此時封裝形式多為QFP、SOP等），再到單個封裝體中加入多個芯片。疊層芯片以及無源器件，最后發展到一個封裝構成一個系統（此時的封裝形式多為BGA、CSP）。SIP是MCP進一步發展的產物，二者的區別在于：SIP中可搭載不同類型的芯片，芯片之間可以進行信號取放和交換，從而以一個系統的規模而具備某種功能；MCP中疊層的多個芯片一般為同一種類型，以芯片之間不能進行信號存取和交換的存儲器為主，從整體上來說為一多芯片存儲器。
展開 干貨 | SIP封裝工藝流程
摘要：
系統級封裝（SIP）技術從20世紀90年代初提出到現在，經過十幾年的發展，已經能被學術界和工業界廣泛接受，成為電子技術研究新熱點和技術應用的主要方向之一，并認為他代表了今后電子技術發展的方向，SIP封裝工藝作為SIP封裝技術的重要組成部分，這些年來在不斷的創新中得到了長足發展，逐漸形成了自己的技術體系，值得從事相關技術行業的技術人員和學者進行研究和學習，文章從封裝工藝角度出發，對SIP封裝制造進行了詳細的介紹，另外也對其工藝要點進行了詳細的探討。
一、前言：
系統級封裝（system in package，SIP）是指將不同種類的元件，通過不同種技術，混載于同一封裝體內，由此構成系統集成封裝形式。該定義是通過不斷演變、逐漸形成的。開始是單芯片封裝體中加入無源元件（此時封裝形式多為QFP、SOP等），再到單個封裝體中加入多個芯片。疊層芯片以及無源器件，最后發展到一個封裝構成一個系統（此時的封裝形式多為BGA、CSP）。SIP是MCP進一步發展的產物，二者的區別在于：SIP中可搭載不同類型的芯片，芯片之間可以進行信號取放和交換，從而以一個系統的規模而具備某種功能；MCP中疊層的多個芯片一般為同一種類型，以芯片之間不能進行信號存取和交換的存儲器為主，從整體上來說為一多芯片存儲器。
二、SIP封裝綜述：
實現電子整機系統的功能通常有兩個途徑：一種是系統級芯片，減成SOC，即在單一的芯片上實現電子整機系統的功能；另一種是系統級封裝，減成SIP，即通過封裝來實現整機系統的功能。
展開 SiP與先進封裝的異同點
SiP系統級封裝（System in Package)，先進封裝HDAP（High Density Advanced Package)，兩者都是當今芯片封裝技術的熱點，受到整個半導體產業鏈的高度關注。那么，二者有什么異同點呢？
有人說SiP包含先進封裝，也有人說先進封裝包含SiP，甚至有人說SiP和先進封裝意思等同。
這里，我們首先明確SiP
≠
先進封裝HDAP，兩者主要有3點不同：1）關注點不同，2）技術范疇不同， 3）用戶群不同。
除了這3點不同之外，SiP和HDAP也有很多相同之處，兩者在技術范疇上有很大的重疊范圍，有些技術既屬于SiP也屬于先進封裝。
1）關注點不同
SiP的關注點在于：系統在封裝內的實現，所以系統是其重點關注的對象，和SiP系統級封裝對應的為單芯片封裝；
先進封裝的關注點在于：封裝技術和工藝的先進性，所以先進性的是其重點關注的對象，和先進封裝對應的是傳統封裝。
SiP對應單片封裝/先進封裝對應傳統封裝
SiP是系統級封裝，因此SiP至少需要將兩顆以上的裸芯片封裝在一起，例如將Baseband芯片+RF芯片封裝在一起形成SiP，單芯片封裝是不能稱之為SiP的。
先進封裝HDAP則不同，可以包含單芯片封裝，例如FOWLP (Fan Out Wafter Level Package) 、FIWLP (Fan In Wafter Level Package)。
先進封裝強調封裝技術和工藝的先進性，因此，采用Bond Wire等傳統工藝的封裝不屬于先進封裝。
展開 智芯研報 | SiP如何為摩爾定律續命？
《USI&ASE系統級封裝技術發展路線圖》 環旭電子 趙健
從低端到高端，終端應用中的各種I/O和封裝尺寸中都可以找到SiP技術的身影。芯片的高度集成化要求SiP封裝不斷迭代升級，以滿足高性能和低時間成本的異構集成需求。在移動前端和高性能計算（HPC）市場，SiP封裝技術不斷推進和革新。異構集成和Chiplets（小芯片）也逐漸成為推動高性能計算發展的關鍵技術。
異構計算，要全面爆發了？
因此，各家封裝廠也在SiP封裝上大力布局。
首先是在SiP封裝布局已有10年之久的日月光、拿下了蘋果的訂單后，日月光今年將進入收割元年，而且日月光今年將SiP列為營收中的單獨要項。法人表示，日月光SiP目前應用以Wi-Fi整合芯片及指紋辨識芯片為主，產能利用率達滿載。預估2022年SiP營收占日月光整體營收比重將達20%以上。
安靠（Amkor）基于襯底的SiP技術在其韓國ATK4光州的最大批量制造工廠應用。去年11月底，據報道，Amkor計劃在越南Bac Ninh建立最先進的智能工廠，新工廠的第一階段將專注于系統級封裝 (SiP) 組裝和測試解決方案。據Amkor透露，一期建設預計將于 2022 年開始，根據預計的客戶產品周期，預計將于 2023 年下半年開始大批量生產。
大陸的封裝企業，尤其是中國封測三強（長電、通富、華天）近幾年通過自主研發和兼并收購，正在快速積累先進封裝技術。例如長電科技旗下長電韓國積極布局高階SiP封裝業務，切入手機和穿戴式裝置等終端產品；2016年收購了AMD兩家專門從事封裝及測試業務子公司的通富微電，也在做SiP的產品，而且公司2021年上半年2.5D/3D封裝產品技術已完成立項。
上述這些封裝企業主要是針對年產量在10KK左右的SiP封裝需求，但除此之外，還有一些專注于細分領域（如工業和醫療等）的異質集成SiP封裝廠商，如摩爾精英等，他們主要是解決市場上多樣化、小批量的產品設計生產需求。據了解，摩爾精英已經在惠山經濟開發區建立自有SiP工廠，所面向的客戶主要為年產量1kk左右的產品，摩爾精英SiP一站式服務提供從電路圖設計到量產的各個環節。
展開 晶圓廠持續加碼，先進封裝競爭白熱化
不管是手表、智能型手機等等，這些邊緣運算需求都需要SiP模塊助攻。若能夠把不同芯片集成封裝，形成新的微系統擴大市場，也可增加更多系統投資，形成正向循環。
各類微系統中的傳感器背后還有系統單芯片(SoC)，在HPC趨勢下要求的功能越來越高、越來越多，業界更會思考要怎樣把不同芯片放在同一系統上，如何把不同功能的不同芯片封裝的更短小，這些設計都可用委托OSAT大廠以SiP封裝來解決，令獨特性、差異化提升。
事實上，舉凡臺積電、英特爾提出的新款3D封裝，強調的都是邏輯芯片集成存儲器等SiP的異質集成特色，這也意味著國際大廠追求的不再是逼近摩爾定律極限的制程微縮，而是異質集成。而各類SiP封裝需求的竄出，業界思考是否有機會進一步放大產量、降低成本外，SiP也同樣會出現更多來自于半導體測試的挑戰。
由于先進制程與高階芯片的復雜性與成本不可同日而語，最前段的晶圓測試(CP)必須更為精準，關鍵在于晶圓測試探針卡(Probe Card)的設計，而最后段的系統級測試，則使得測試業者必須進一步把原本EMS系統代工廠行之已久的測試模式移到半導體領域，這也將橫跨IC、自動化設備、SLT等不同領域。
5G、AIoT等應用，因應異質集成需求的SiP封裝模塊勢必有更大量能需求，進入大批量測試時，封測業者不僅藉由系統級測試得知SiP模塊堪用與否，更希望能夠找出異質集成的元件中，哪里一部分出現問題。
隨著5G芯片的復雜度以及半導體制造先進制程成本增加，測試端的重要性自然也不可同日而語。能夠熟悉自動化測試設備(ATE)、SLT、IC等能夠跨領域溝通的人才，目前亦相對缺乏。
展開 圖元Sip設計服務
另外，SiP/先進封裝產品一般生產量不大，大部分是打樣做方案驗證，加上近幾年封裝廠超負荷運轉，大的封裝廠往往不愿意接該類訂單。我們很多客戶在規劃SiP產品時，普遍都遇到了這個問題，并向我們尋求可以接受小批量、打樣的封裝廠資源。
圖元SiP設計服務
上海圖元作為一家集成電路與電子系統研發綜合服務提供商，我們提供SiP及3D-IC/2.5D-IC先進封裝的設計與生產一站式服務。專業的Sip與先進封裝設計團隊，設計過各種功能的SiP產品，從消費級到工業級涵蓋了各行各業，能為客戶提供快速高效低成本的設計方案。作為Cadence官方授權的戰略合作伙伴，技術團隊擁有業界領先的全流程EDA工具及使用經驗，可以提供完整的芯片/封裝/系統Co-Design和多物理場封裝系統分析，我們的仿真工程中心具備SiP/先進封裝需要的SI/PI/EMC/熱/結構分析能力，提供從封裝到系統級仿真的整體解決方案。
在多年的封裝項目實施過程中，圖元封裝工程團隊積累了良好的裸芯片資源供應鏈，可以幫助客戶解決部分裸芯及物料采購問題。在與客戶的合作中，我們長年積極拓展封裝加工與測試資源，特別是針對復雜的SiP、先進封裝，擁有了豐富且穩定的封裝廠資源，包括多家具備晶圓級/SiP生產能力的封裝廠，還包括多家功率、汽車、IGBT、射頻封裝廠資源，可以很好地滿足客戶打樣快封或量產需求。我們擁有優質高效的封裝制造與測試項目管理體系，具備針對快封和量產的專業管理能力，提供多維度封測服務，保證客戶項目順利高質量地完成封測。
圖元SiP設計服務優勢：
一站式服務：經過多年的SiP開發經驗，建立了完整的SiP開發及生產一站式服務。
展開 摩爾定律，Chiplet，IP 與 SiP！
什么是“SiP ”？
SiP(System-in Package)系統級封裝是將多種功能芯片，包括處理器、存儲器、FPGA等功能芯片集成在一個封裝內，從而實現一個基本完整的功能。與SoC(System on Chip系統級芯片)相對應。不同的是系統級封裝是采用不同芯片進行并排或疊加的封裝方式，而SoC則是高度集成的芯片產品。
SiP可定義為：將多個具有不同功能的有源電子元件與可選無源器件，以及諸如MEMS或者光學器件等其他器件優先組裝到一起，實現一定功能的單個標準封裝件，從而形成一個系統或者子系統。
SiP中的IC芯片可以垂直堆疊或水平排列，一個SiP中可以包含很多種芯片，如專門的處理器，DRAM，Flash 等，結合被動元件電阻、電容、電感等都可以封裝在同一個SiP中，這意味著一個完整的系統功能單元可以在SiP封裝中建立。
SiP解決方案需要多種封裝技術，如引線鍵合、倒裝芯片、芯片堆疊、基板腔體、基板集成RF器件、埋入式電阻\電容\電感、硅通孔TSV，圓片級封裝等。SiP 是超越摩爾定律的重要實現路徑。
摩爾定律，Chiplet，IP，SiP之間的關聯
摩爾定律逐漸失效之后的日子便被稱為“后摩爾定律時代”。所謂后摩爾定律時代，就是業者不再以追求更大效能的芯片為主要目的，而是強調多元化與實用性的原則。也就是說，產品能發揮實際效用就是最好的質量，也是最具經濟價值的東西。
DARPA的CHIPS（通用異構整合和IP重用策略）計劃贏得了波音、洛克希德、諾斯洛普·格魯門、英特爾、美光、Cadence、Synopsys等公司的支持，用于商業和軍事/航空應用。同樣，SEMI和IEEE也在推廣更快整合的共同路線圖，西門子的Mentor事業部已經建立了一個可以在這方面提供幫助的SiP封裝流程。
展開 五分鐘看完SiP設計EDA流程
EDA設計工具在SiP實現流程中占有舉足輕重的地位。文章在介紹Cadence 產品的基礎上，同時梳理和補全了業界常用的其他幾大EDA公司的主流SiP設計與仿真工具。供大家參考和學習。
--------設計工具--------
Cadence的Allegro Package Designer Plus，是封裝設計業內的準行業標準工具，可實現WireBond、FlipChip、SiP、Chiplet異構集成，2.5D/3D硅基封裝的設計與驗證。對于SiP系統級封裝產品來說：
01、可實現裸芯，無源器件在基板上的構建，封裝基板的疊構，支持Wirebond金（銅）線設計，HDI微孔結構設計，基板布線設計，及多種類后處理。
02、其基于Constraint Manager的規則設計，提供了一個高可靠性的設計/可制造性/信號完整性一體化平臺。
03、制造方面，提供幾乎所有種類的生產文件如ODB++,Gerber274X等等。
04、與Cadence 自身的Sigrity系列，Celcius系列，Clarity系列仿真軟件無縫集成，軟件內部的模型參數導出工具可將基板參數直接在仿真工具中進行編輯，縮短了仿真驗證前期準備的耗時。
05、其具有的3D編輯器與主流仿真軟件的仿真模型一體化關聯，保證了SiP封裝在2.5D/3D熱仿真，3D力學仿真驗證領域數據的一致性與準確性。
06、支持多用戶在同一界面下完成設計及檢查。
（裸芯疊構示意）
（Wire Bond 設置）
（3D檢查）
在SiP設計完成后，我們通常需要對SiP封裝的電性能及熱性能進行電熱協同仿真，以保證封裝產品的可靠性。
展開 系統級封裝可靠性的研究現狀及存在問題
隨著市場需求的增加以及技術的發展，微電子封裝逐漸走向小型化、集成化和低成本，封裝形式不斷從二維封裝向 3D 的堆疊封裝推進。同時，傳統摩爾定律( Moore's Law) 的特征尺寸不斷接近集成電路技術工藝的物理極限，單純縮小芯片特征尺寸已不能滿足半導體技術和電子產品發展的需求，系統級封裝( System in Package，SiP) 技術從封裝工藝角度成為另一種延續摩爾定律的技術路線，越來越受到關注并得到應用。
從互連技術角度，SiP 可分為兩大類: ① 通過傳統的芯片組裝技術實現多芯片或器件的封裝，如引線鍵合、載帶自動焊( TAB) 、倒裝焊等; ② 通過直接互連實現芯片堆疊，如通過硅通孔( TSV) 技術實現將一個芯片直接連接到另一個芯片上。圖 1 為國際半導體技術藍圖( ITＲS) 總結的當前 SiP 的主要封裝結構。可以看出，系統級封裝已經不再是一種單一的封裝技術，這種 技 術 包 括 引 線 鍵 合、倒 裝 焊、TAB、封 裝 堆 疊( PoP) 、封裝嵌入( PiP) 、芯片堆疊( CoC) 、圓片級封裝( WLP) 、硅通孔( TSV) 、埋入式基板等封裝工藝的混合開發和集成。SiP 綜合了多種封裝工藝，內部結構復雜，使用材料多樣，這導致了其面臨著更加復雜的可靠性問題。
經過多年努力，人們已對 SiP 的可靠性開展了大量的研究工作，并已取得了一定的成果。筆者將介紹SiP 產品在熱應力、機械應力和電磁干擾下的可靠性研究現狀和主要失效機理，并針對航天領域使用的SiP 產品，分析可靠性方面依然存在的問題，并提出相關建議。
展開 后摩爾時代看先進封裝技術如何突破摩爾定律的限制？
先進封裝技術主要包括倒裝芯片封裝(FC)、扇出型封裝(Fan-out)、晶圓級封裝(WLP)、系統級封裝(SiP) 和三維(3D)封裝等非焊線形式，在提升芯片性能方面展現巨大優勢，是延續摩爾定律的重要技術發展方向。
以SIP系統級封裝為例，其是由多個chiplet模塊拼接而成，這樣不僅令以往不可分割的SoC芯片具有更大的靈活性，而且也能提高該SIP封裝芯片的良率，最后可以實現異質異構。
除了chiplet技術以外，3D晶圓級封裝也是近年來產業界先進封裝技術的發展方向。3D晶圓級封裝是指在不改變封裝體尺寸的前提下，在同一個封裝體內于垂直方向疊放兩個以上芯片的封裝技術，相較于傳統的2D電路的平面集成方式，它的集成度要更高，同等空間內可以集成更多芯片。
先進封裝已經朝著精細化的方向發展，雖然其并沒有以往晶圓級別的密度，但是不同chiplet模塊之間的封裝是需要面對諸如密封，散熱，絕緣等挑戰，而且也需要更精密的光刻設備與相關的光刻膠材料。
目前高密度扇出型封裝技術正在尋求突破1μm線寬/間距（line/space）限制，擁有這些關鍵尺寸（critical dimension，CD），扇出型技術將提供更好的性能，但是要達到并突破1μm的壁壘，還面臨著制造和成本的挑戰。
重布線層（Redistribution Layer，RDL）是扇出型封裝的關鍵部分。RDL是在晶圓表面沉積金屬層和介質層并形成相應的金屬布線圖形，來對芯片的I/O端口進行重新布局，將其布置到新的、節距占位可更為寬松的區域。RDL采用線寬（line）和間距（space）來度量，線寬和間距分別是指金屬布線的寬度和它們之間的距離。
扇出型技術可分成兩類：低密度和高密度。低密度扇出型封裝由大于8μm的line/space（8-8μm）的RDL組成。
展開 
新封裝、新材料、新架構驅動后摩爾時代集成電路發展
SiP 優勢顯著，是超越摩爾定律的必然選擇路徑。受限于摩爾定律的極限，單位面積可集成的元件數量越來越接近物理極限。而 SiP 封裝技術能實現更高的集成度，組合的系統具有更優的性能，是超越摩爾定律的必然選擇路徑。相比 SOC：
（1）SiP 技術集成度更高，但研發周期反而更短。SiP技術能減少芯片的重復封裝，降低布局與排線難度，縮短研發周期。采用芯片堆疊的 3D SiP 封裝，能降低 PCB 板的使用量，節省內部空間。例如：iPhone7 PLUS 中采用了約 15 處不同類型的 SiP工藝，為手機內部節省空間。SiP 工藝適用于更新周期短的通訊及消費級產品市場。
（2）SiP 能解決異質（Si，GaAs）集成問題。手機射頻系統的不同零部件往往采用不同材料和工藝，如：硅，硅鍺(SiGe)和砷化鎵(GaAs)以及其它無源元件。目前的技術還不能將這些不同工藝技術制造的零部件制作在一塊硅單晶芯片上。但是采用 SiP 工藝卻可以應用表面貼裝技術 SMT 集成硅和砷化鎵裸芯片，還可以采用嵌入式無源元件，非常經濟有效地制成高性能 RF 系統。光電器件、MEMS 等特殊工藝器件的微小化也將大量應用 SiP 工藝。
Chiplet 模式有望興起，兼具設計彈性、成本節省、加速上市三大優勢。Chiplet 模式采用不同于SoC 設計的方式，將大尺寸的多核心的設計，分散到較小的芯片，再通過先進封裝的形式以一種類似搭積木的模式實現整合，更能滿足現今高效能運算處理器的需求；而彈性的設計方式不僅提升靈活性，也能有更好的良率及節省成本優勢，并減少芯片設計時程，加速芯片 Time to market（上市）的時間。綜合而言，相對于 SoC，Chiplet 將有設計彈性、成本節省、加速上市等三大優勢。
展開 SiP技術與微系統
SiP技術出現后，微系統的定義逐漸發生了一些變化，由原來的偏重于MEMS，微結構等專用的領域，逐漸擴展到更為通用的領域，其尺度也擴展到了系統級封裝的尺度。
現在，我們可以這么定義：封裝在一個SiP內的系統則可稱之為微系統，其中可能包含有電子元器件（裸芯片、電阻、電容、電感等），MEMS，光學器件，傳感器，陀螺等。
目前來說，絕大多數的SiP內封裝的是純電子系統，我們可稱之為電子微系統，隨著技術的發展以及需求的不斷增加，SiP內部封裝的系統會逐漸從電子微系統轉向為混合微系統，在電子器件的基礎上，納入光學、機械、傳感器、微泵等。
總 結
SiP是微系統的重要載體，也是目前實現微系統的最佳途徑。
在SiP的基礎上更易實現微系統的小型化、低功耗、高性能，以及靈活性，多樣性的特點。并在一定程度上降低成本，縮短研發周期。
展開 技術分享丨淺談SiP系列-常用軟件工具篇（上）
EDA設計工具在SiP制造流程中占有舉足輕重的地位，目前市面上最常見的SiP設計工具是Allegro Package Designer Plus和SiP Layout Option，其可實現2D 2.5D 3.D 等封裝工藝中芯片，封裝，無源器件在基板上的構建，疊構，設計，驗證及生產文件生成。其簡化了多個芯片集成在單個基板上的設計流程 。
裸芯疊構示意
Wire Bond 設置
3D檢查
同時在SiP設計完成后，我們通常需要對SiP封裝的電性能及熱性能進行電熱協同仿真，以保證封裝產品的可靠性。Cadence針對封裝SIP的仿真分析工具主要分為三大類：一是封裝模型的提取、建模工具，二是信號完整性工具，第三類為電源完整性工具，具體如下：
模型提取
? XtractIM
XtractIM 是一款專門針對IC封裝的寬帶模型提取及封裝性能評估工具。XtractIM能夠生成標準的IBIS格式和SPICE子電路格式的封裝模型。提取出的模型可以是各引腳或各網絡的RLC網表，可以是帶耦合參數的矩陣，也可以是Pi/T型SPICE子電路。XtractIM生成的模型可以用來評估封裝模型電性能的好壞，也可用于系統級的SI和PI的仿真。
? XcitePI
XcitePI 是以芯片為中心的仿真和模型提取工具，可以用來設計和驗證電源分配網絡（PDN）和高速I/O。XcitePI可以提取芯片PDN模型和I/O互連模型。用戶可以選擇對部分結構或者整個芯片提取模型。模型提取考慮到整個芯片電源網格所有導體的寄生電阻，電容和電感的耦合。XcitePI提取的模型可以進一步用在系統級分析或者芯片-封裝-PCB的協同設計。XcitePI還支持時域和頻域的芯片PDN仿真，評估I/O電源地和信號的性能。
展開 干貨 | 一文讀懂 Intel 先進封裝技術
我們會提供 2D、2.5D 和 3D 等已經開發的先進封裝技術，將這些技術提供給我們的代工客戶，滿足他們獨特需求。對客戶來說，獲得這些技術非常重要，滿足他們特定的產品需求，并且這些技術還可以進行擴展，滿足更高層次的需求。
Suny Li ~8
現今Fan-Out扇出型封裝市場有兩條技術路線，即FOWLP和FOPLP，我們都知道三星正在發展FOPLP，我想知道英特爾對FOPLP這條道路有什么計劃嗎？
Johanna Swan ~8
我想說這是因為數量推動了需求。你的問題是，目前有晶圓級封裝和面板級封裝，英特爾是否計劃進行面板級封裝。Intel 多年來一直積極參與Fan-Out封裝計劃，我們將繼續評估需求數量是否會促使我們考慮FOPLP型封裝。
Intel 目前已經具備了這種能力，主要看市場條件是否希望我們從晶圓轉向面板，這是我們必須回答的問題，我相信此類問題會繼續出現。
我們一直會在該領域進行積極的研究和開發，重要的是不論是任何類型的封裝技術，都試圖在空間中推動特征尺寸提升。具體以晶圓或面板的方式來做，我認為市場會為我們做出決定。
Suny Li ~9
摩爾定律逐漸式微，當前SiP封裝技術被作為半導體封裝的新突破，服務器中的CPU和FPGA也需要高端SiP，請問英特爾怎么看待SiP封裝技術？是否會在SiP這塊進行布局？
此外，Intel 的 EMIB、CO-EMIB和 Foveros 技術可以看作系統級封裝技術嗎？
展開 