晶振的案例
【知識分享】晶振決定數字電路的生與死
晶振的重要參數就是負載電容，選擇與負載電容相等的電容并聯，能保證晶振工作在額定頻率。假如晶振的負載電容是15pf，那么C1、C2我們可以選擇30pf，考慮到芯片管腳電容和PCB走線電容的影響，這個取值也可以適當減小，27pf，22pf一般也能正常工作。在滿足起震要求的情況下，C1、C2可以選擇的盡量小，這樣可以加快晶振的起震時間。需要注意的是，有些晶振廠商會直接提供C1、C2的推薦值，而不是給出負載電容，所以在實際使用的時候還是要根據使用的具體型號去和廠家確認。
??最近發現一個不錯的公眾號，推薦給大家
晶振除了壓電效應以外，還有一個不能被忽略的特性，就是溫漂。晶振的振蕩頻率會隨著環境溫度的變化發生微小的偏移，這是晶振固有的特性。正是由于溫漂的存在，普通晶振的精度很難做的很高，常見的晶振精度多為40ppm，20ppm，很難做到10ppm以下。這種精度在一些對晶振精度要求不高的場合，如微 處理器的時鐘輸入等，完全能夠滿足需求。但是在無線通信，蜂窩應用，廣播電視等應用領域，需要時鐘精確同步，普通晶振就很難滿足系統需求了。為了解決溫漂帶來的影響，系統就要選擇精度更高的溫補晶振或者恒溫晶振。溫補晶振是通過感應環境溫度，然后將溫度信息轉換成控制量控制晶振的輸出頻率。現在的溫補晶振多采用數字化技術，能夠達到更精確的控制。而恒溫晶振更進一步，將晶體置于恒溫槽內，通過設置恒溫工作點，使恒溫槽保持一個恒溫的狀態，晶體在恒溫槽內就可以不受外界溫度的影響，大大提高晶振輸出頻率的穩定度。溫補晶振和恒溫晶振的輸出精度都能夠達到1ppm甚至更高。能夠滿足嚴苛的系統需求。
由于晶振在數字電路中的重要性，在使用和設計的時候我們需要小心處理：
a.
展開 干貨｜為什么你的晶振又燒壞了？
首先要清楚的一件事情是：晶振分為無源晶振與有源晶振兩大類。
基于這兩類晶振的內部結構與工作原理的差異，
晶振被燒壞
的情況也要分為兩大類：
針對無源晶振被燒壞的情況有以下兩點：
1、手焊操作不當
假如利用高溫或長時間對導腳部位進行加熱，會導致晶振內部晶片鍍銀層破壞，電阻超差等問題，引發晶振不起振。
2、激勵功率過大
根據應用領域的不同，選擇合適激勵功率的晶振，切不可只為了改變晶振的輸出頻率，任意改變電路輸入給晶振的激勵功率的大小。因為電路提供的激勵功率過大可能會導致石英晶片振幅變大，因此過多的熱量產生導致石英晶片振動區域的溫度升高。石英晶片本身則產生梯度性溫度攀升，直接破壞頻率穩定度。由于晶片機械性變形程度可能會超出彈性極限，造成晶格不可恢復性的位移，造成晶振輸出頻率永久性頻偏。更嚴重的情況下，石英晶片振碎，導致晶振徹底不起振（停振），也就是我們所說的“燒壞”。造成等效電阻變大(注：一般晶振電阻值為10~100Ω)，影響晶振起振，嚴重情況下造成晶振停振。激勵功率過大，還可能導致導致固著晶片與基座的導電膠受損，比如斷裂，后果是造成晶振內部電路斷路、晶振停振。
在無源晶振的電路應用中，加在晶振兩端的電壓很低，因此無源晶振被燒壞的情況極少。而該類事故卻更多發生在有源晶振的不當應用上，因此需要引起特別關注。
針對有源晶振被燒壞的情況也分為以下兩點：
1、電壓輸入接錯方向
石英晶體振蕩器通常用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。
電壓正確接法：必須把電壓輸入接到晶振的電壓輸入腳（VCC）。若錯接到接地腳，晶振就會被電流 “燒壞”。
展開 分享一份晶振電路設計指南，非常nice！
頻率為MHz級的晶振的啟動時間是毫秒級的，而32kHz的晶振的啟動時間一般要1～5秒。
e、晶體牽引度
晶振的牽引度是指工作在正常并聯諧振區的晶振頻率的變化率。這也用于衡量隨負載電容變化而導致的頻率變化，負載電容的減少會導致頻率的增加，反之負載電容的增加會導致頻率的減小。晶振的牽引度表達式如下：
晶振選型及外部器件的簡易指南
本節給出了一個挑選合適的晶振及外部器件的簡易指南，一共可分為3個主要步驟：
1、計算增益裕量gainmargin
首先選擇一個晶振(根據MCU需求及晶振手冊)
然后計算晶振的增益裕量(gainmargin)并檢查其是否大于5：如果gainmargin < 5，說明這不是一個合適的晶振，應當換一個低ESR值或低CL值的晶振，知道滿足大于5的條件。
2、計算外部負載電容
計算CL1和CL2的值（計算方法見前面章節），并檢查標定為該計算值的電容是否能在市場上獲得。
如果能找到容值為計算值的電容，則晶振可以在期望的頻率正常起振。
如果找不到容值為計算值的電容，在對頻率的要求不是特別苛刻時，選擇市場上能獲得的電容中容值距計算值最近的電容，然后轉到第三步。
3、驅動功率及Rext的計算
計算驅動功率DL并檢查其是否大于晶振的DL參數要求DLcrystal：
如果DL < DLcrystal，沒必要使用外部電阻，祝賀你，你找到了合適的晶振。
如果DL > DLcrystal，應該計算Rext使其確保DL< DLcrystal并據此重新計算Gainmargin。如果Gainmargin> 5，祝賀你，你找到了合適的晶振。如果Gainmargin< 5，需要再重新挑選另外一個晶振，然后重新回到第一步。
展開 【知識分享】深度了解芯片工作的心臟-晶振
晶振概念：在振蕩器中采用一個特殊的元件——石英晶體，它可以產生頻率高度穩定的交流信號，這種采用石英晶體的振蕩器稱為晶體振蕩器，簡稱晶振。
制作方法：從一塊石英晶體上按一定方位角切下薄片(簡稱為晶片，它可以是正方形、矩形或圓形等)，在它的兩個對應面上涂敷銀層作為電極，在每個電極上各焊一根引線接到管腳上，再加上封裝外殼就構成了晶振器，常見的有DIP(插腳類)和SMD(插片類)。
常見晶振
插腳類晶振
貼片類晶振
晶振特性：
有源晶振無源晶振的常見電路
晶振與CPU相連：CPU需要復雜的時序電路完成不同的指令功能。一般時鐘信號可以由兩種信號產生：一種是內部方式，利用芯片內部的振蕩電路，產生時鐘信號；另一種為外部方式，時鐘信號由外部引入，時鐘晶振就是芯片的外部時鐘信號源。時鐘晶振的主要作用是通過分頻電路向顯卡、網卡、主板等配件的各部分提供基準頻率，它就像個標尺，時鐘芯片就是拿這把標尺來量時間。若時鐘晶振工作頻率不穩定會，就會造成相關設備工作頻率不穩定，引發失效不良風險。
晶振與CPU連接圖
通過分頻電路給各種信號提供基準時鐘信號
晶振的測量
使用示波器直接測輸出波形，看輸出頻率是否穩定并計算頻率
本文作者：芯博士
展開 
干貨 | 晶振為什么不封裝進芯片內部？
電子元器件的小型化趨勢，有力促進了當下社會的發展進步，電子元器件越小，為主板節約的空間越大，因此，有人異想天開，如果能將晶振電路封裝到IC芯片(如時鐘芯片)內部將是多么wan美，就如同有源晶振在無源晶振的基礎內置振動芯片，就無需外部的電容電阻等元器件了。
但實際出于各種原因，晶振并沒有內置到IC芯片中。這究竟是為什么呢？
原因1、早些年，芯片的生產制作工藝也許還不能夠將晶振做進芯片內部，但是現在可以了。這個問題主要還是實用性和成本決定的。
原因2、芯片和晶振的材料是不同的，芯片 (集成電路) 的材料是硅，而晶體則是石英 (二氧化硅)，沒法做在一起，但是可以封裝在一起，目前已經可以實現了，但是成本就比較高了。
原因3、晶振一旦封裝進芯片內部，頻率也固定死了，想再更換頻率的話，基本也是不可能的了，而放在外面, 就可以自由的更換晶振來給芯片提供不同的頻率。
有人說，芯片內部有 PLL，管它晶振頻率是多少，用 PLL 倍頻/分頻不就可以了，那么這有回到成本的問題上來了，100M 的晶振集成到芯片里, 但我用不了那么高的頻率，我只想用 10M 的頻率，那我為何要去買你集成了 100M 晶振的芯片呢，又貴又浪費。
我們通常所說的 "片內時鐘", 是不是實際上片內根本沒有晶振, 是有RC 振蕩電路。
由圖可以看出系統時鐘的供給可以有3種方式，HSI，HSE，PLL。
展開 晶振為什么不封裝到芯片內部, 你想明白了嗎?
因此，有人異想天開，如果能將晶振電路封裝到IC芯片(如時鐘芯片)內部將是多么完美，就如同有源晶振在無源晶振的基礎內置振動芯片，就無需外部的電容電阻等元器件了。
但實際出于各種原因，晶振并沒有內置到IC芯片中。這究竟是為什么呢？
為什么芯片不內置晶振
原因1：早些年，芯片的生產制作工藝也許還不能夠將晶振做進芯片內部，但是現在可以了。這個問題主要還是實用性和成本決定的。
原因2：芯片和晶振的材料是不同的，芯片 (集成電路) 的材料是硅，而晶體則是石英 (二氧化硅)，沒法做在一起，但是可以封裝在一起，目前已經可以實現了，但是成本就比較高了。
原因3：晶振一旦封裝進芯片內部，頻率也固定死了，想再更換頻率的話，基本也是不可能的了，而放在外面，就可以自由的更換晶振來給芯片提供不同的頻率。
有人說，芯片內部有PLL，管它晶振頻率是多少，用PLL 倍頻/分頻不就可以了。
展開 為什么51單片機愛用11.0592MHZ晶振？
Q：為什么51單片機愛用11.0592MHZ晶振？
（1）因為它能夠準確地劃分成時鐘頻率，與UART(通用異步接收器/發送器)量常見的波特率相關。特別是較高的波特率(19600，19200)，不管多么古怪的值，這些晶振都是準確，常被使用的。
（2）用11.0592晶振的原因是51單片機的定時器導致的。用51單片機的定時器做波特率發生器時，如果用11.0592Mhz的晶振，根據公式算下來需要定時器設置的值都是整數；如果用12Mhz晶振，則波特率都是有偏差的，比如9600，用定時器取0XFD，實際波特率10000，一般波特率偏差在4%左右都是可以的，所以也還能用STC90C516 晶振12M 波特率9600，倍數時誤差率6.99%，不倍數時誤差率8.51%，數據肯定會出錯。 這也就是串口通信時大家喜歡用11.0592MHz晶振的原因，在波特率倍速時，最高可達到57600，誤差率0.00%。
展開 晶振為什么不能放置在PCB邊緣？
晶振在布局時，一般是不能放置在PCB邊緣的，今天以一個實際案例講解。
某行車記錄儀，測試的時候要加一個外接適配器，在機器上電運行測試時發現超標，具體頻點是84MHz、144MHz、168MHz，需要分析其輻射超標產生的原因，并給出相應的對策，輻射測試數據如下：
圖1：輻射測試數據
1、輻射源頭分析
該產品只有一塊PCB，板子上有一個12MHz的晶體。其中超標頻點恰好都是12MHz的倍頻，而分析該機器容易EMI輻射超標的屏和攝像頭，發現LCD-CLK是33MHz，而攝像頭MCLK是24MHz。
通過排除法，發現去掉攝像頭后，超標點依然存在，而通過屏蔽12MHz晶體，超標點有降低，由此判斷144MHz超標點與晶體有關，PCB布局如下：
圖2：PCB布局圖
2、輻射產生原理
從PCB布局可以看出，12MHz的晶體正好布置在了PCB邊緣，當產品放置于輻射發射的測試環境中時，被測產品的高速器件與實驗室中參考地會形成一定的容性耦合，產生寄生電容，導致出現共模輻射，寄生電容越大，共模輻射越強；而寄生電容實質就是晶體與參考地之間的電場分布，當兩者之間電壓恒定時，兩者之間電場分布越多，兩者之間電場強度就越大，寄生電容也會越大，晶體在PCB邊緣與在PCB中間時電場分布如下：
圖3：PCB邊緣的晶振與參考接地板之間的電場分布示意圖
圖4：PCB中間的晶振與參考接地板之間的電場分布示意圖
從圖中可以看出，當晶振布置在PCB中間，或離PCB邊緣較遠時，由于PCB中工作地（GND）平面的存在，使大部分的電場控制在晶振與工作地之間，即在PCB內部，分布到參考接地板的電場大大減小，導致輻射發射就降低了。
展開 為什么晶振不集成到芯片里面？原來是這3個原因！
來源：面包板社區
原因1、早些年，芯片的生產制作工藝也許還不能夠將晶振做進芯片內部，但是現在可以了。這個問題主要還是實用性和成本決定的。
原因2、芯片和晶振的材料是不同的，芯片 (集成電路) 的材料是硅，而晶體則是石英 (二氧化硅)，沒法做在一起，但是可以封裝在一起，目前已經可以實現了，但是成本就比較高了。
原因3、晶振一旦封裝進芯片內部, 頻率也固定死了，想再更換頻率的話，基本也是不可能的了，而放在外面, 就可以自由的更換晶振來給芯片提供不同的頻率。有人說，芯片內部有 PLL，管它晶振頻率是多少，用 PLL 倍頻/分頻不就可以了，那么這有回到成本的問題上來了，100M 的晶振集成到芯片里, 但我用不了那么高的頻率，我只想用 10M 的頻率, 那我為何要去買你集成了 100M 晶振的芯片呢, 又貴又浪費。
我們通常所說的 "片內時鐘", 是不是實際上片內根本沒有晶振, 是有RC 振蕩電路。
由圖可以看出系統時鐘的供給可以有3種方式，HSI，HSE，PLL。如果選用內部時鐘作為系統時鐘，其倍頻達不到72Mhz，最多也就8Mhz/2*16 = 64Mhz。
如果使用內部RC振蕩器而不使用外部晶振，請按照如下方法處理：
1）對于100腳或144腳的產品，OSC_IN應接地，OSC_OUT應懸空。
2）對于少于100腳的產品，有2種接法：
i）OSC_IN和OSC_OUT分別通過10K電阻接地。此方法可提高EMC性能。
展開 晶振為什么不能放置在PCB邊緣？
晶振在布局時，一般是不能放置在PCB邊緣的，今天以一個實際案例講解。
某行車記錄儀，測試的時候要加一個外接適配器，在機器上電運行測試時發現超標，具體頻點是84MHz、144MHz、168MHz，需要分析其輻射超標產生的原因，并給出相應的對策，輻射測試數據如下：
圖1：輻射測試數據
1、輻射源頭分析
該產品只有一塊PCB，板子上有一個12MHz的晶體。其中超標頻點恰好都是12MHz的倍頻，而分析該機器容易EMI輻射超標的屏和攝像頭，發現LCD-CLK是33MHz，而攝像頭MCLK是24MHz。
通過排除法，發現去掉攝像頭后，超標點依然存在，而通過屏蔽12MHz晶體，超標點有降低，由此判斷144MHz超標點與晶體有關，PCB布局如下：
圖2：PCB布局圖
2、輻射產生原理
從PCB布局可以看出，12MHz的晶體正好布置在了PCB邊緣，當產品放置于輻射發射的測試環境中時，被測產品的高速器件與實驗室中參考地會形成一定的容性耦合，產生寄生電容，導致出現共模輻射，寄生電容越大，共模輻射越強；而寄生電容實質就是晶體與參考地之間的電場分布，當兩者之間電壓恒定時，兩者之間電場分布越多，兩者之間電場強度就越大，寄生電容也會越大，晶體在PCB邊緣與在PCB中間時電場分布如下：
圖3：PCB邊緣的晶振與參考接地板之間的電場分布示意圖
圖4：PCB中間的晶振與參考接地板之間的電場分布示意圖
從圖中可以看出，當晶振布置在PCB中間，或離PCB邊緣較遠時，由于PCB中工作地（GND）平面的存在，使大部分的電場控制在晶振與工作地之間，即在PCB內部，分布到參考接地板的電場大大減小，導致輻射發射就降低了。
展開 皮爾斯晶振電路的參數計算
上面公式中的一些參數都可以在晶振的規格書中找到。
晶振規格書里面的一些參數
【知識分享】晶振為什么不能放置在PCB邊緣？
通過排除法，發現去掉攝像頭后，超標點依然存在，而通過屏蔽12MHz晶體，超標點有降低，由此判斷144MHz超標點與晶體有關，PCB布局如下：
圖2：PCB布局圖
2、輻射產生原理
從PCB布局可以看出，12MHz的晶體正好布置在了PCB邊緣，當產品放置于輻射發射的測試環境中時，被測產品的高速器件與實驗室中參考地會形成一定的容性耦合，產生寄生電容，導致出現共模輻射，寄生電容越大，共模輻射越強；而寄生電容實質就是晶體與參考地之間的電場分布，當兩者之間電壓恒定時，兩者之間電場分布越多，兩者之間電場強度就越大，寄生電容也會越大，晶體在PCB邊緣與在PCB中間時電場分布如下：
圖3：PCB邊緣的晶振與參考接地板之間的電場分布示意圖
圖4：PCB中間的晶振與參考接地板之間的電場分布示意圖
??最近發現一個不錯的公眾號，推薦給大家
從圖中可以看出，當晶振布置在PCB中間，或離PCB邊緣較遠時，由于PCB中工作地（GND）平面的存在，使大部分的電場控制在晶振與工作地之間，即在PCB內部，分布到參考接地板的電場大大減小，導致輻射發射就降低了。
3、處理措施
將晶振內移，使其離PCB邊緣至少1cm以上的距離，并在PCB表層離晶振1cm的范圍內敷銅，同時把表層的銅通過過孔與PCB地平面相連。經過修改后的測試結果頻譜圖如下，從圖可以看出，輻射發射有了明顯改善。
4、思考與啟示
高速的印制線或器件與參考接地板之間的容性耦合，會產生EMI問題，敏感印制線或器件布置在PCB邊緣會產生抗擾度問題。
展開 干貨｜實例分析：晶振為什么不能放置在PCB邊緣？
通過排除法，發現去掉攝像頭后，超標點依然存在，而通過屏蔽12MHz晶體，超標點有降低，由此判斷144MHz超標點與晶體有關，PCB布局如下：
圖2：PCB布局圖
輻射產生原理
從PCB布局可以看出，12MHz的晶體正好布置在了PCB邊緣，當產品放置于輻射發射的測試環境中時，被測產品的高速器件與實驗室中參考地會形成一定的容性耦合，產生寄生電容，導致出現共模輻射，寄生電容越大，共模輻射越強；而寄生電容實質就是晶體與參考地之間的電場分布，當兩者之間電壓恒定時，兩者之間電場分布越多，兩者之間電場強度就越大，寄生電容也會越大，晶體在PCB邊緣與在PCB中間時電場分布如下：
圖3：PCB邊緣的晶振與參考接地板之間的電場分布示意圖
圖4：PCB中間的晶振與參考接地板之間的電場分布示意圖
從圖中可以看出，當晶振布置在PCB中間，或離PCB邊緣較遠時，由于PCB中工作地（GND）平面的存在，使大部分的電場控制在晶振與工作地之間，即在PCB內部，分布到參考接地板的電場大大減小，導致輻射發射就降低了。
處理措施
將晶振內移，使其離PCB邊緣至少1cm以上的距離，并在PCB表層離晶振1cm的范圍內敷銅，同時把表層的銅通過過孔與PCB地平面相連。
展開 給我1分鐘，一起看懂晶振工作原理！
晶振全稱是晶體振蕩器，是指從一塊石英晶體上按一定方位角切下薄片(簡稱為晶片)，石英晶體諧振器，簡稱為石英晶體或晶體、晶振。
而在封裝內部添加IC組成振蕩電路的晶體元件稱為晶體振蕩器。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑料封裝的。
電子元件是電路設計中一個很關鍵的所在，電路的精準直接關乎使用這顆晶振的產品的質量問題，但是最重要的體現在于一個小參數那就是晶振的ppm值，即精度電容值。精度值越低表明這顆電子元件越精度越精確，使用起來越耐用和反應出來的效果就越好。
那么，你知道晶體振蕩器的工作原理嗎？
如果想學電氣自動化相關知識 ，不知道該如何入門？
免費領取啦
技成電工課堂 120G 全套學習資料
三菱+西門子+電工
軟件 | 案例 | 工具箱 | 電子書
上千門視頻課程免費看
電氣人必備秘籍，已有 999+ 人領取！
領取 猛戳下方
“閱讀原文”
展開 知乎大神深入解析：單片機晶振腳原理是什么？
來源 | 知乎
文 | 瘋狂的蔬菜
XTAL1和XTAL2指的是8051系單片機上常見的用于接“晶振”（晶體諧振器-Crystal Resonator”）的兩個引腳。從原理上來說，這兩個引腳和MCU內部一個反相器相連接。這個反相器與外部的“晶振”組成一個構成一個皮爾斯振蕩器（Pierce oscillator）。因為這個振蕩器集成在器件內部的組件實在是不能更簡單啦，就一個反相器和一個電阻，非常合適于各種數字IC的設計制造流程。
深入地分析這個皮爾斯振蕩器的工作原理時，不妨把它表述成以下理想的電路形式：
模電知識告訴我們，當期望得到一個輸出信號頻率為的振蕩電路時，這個電路在必須滿足兩個條件：
的環路相移。
閉環增益為1。
在上面的皮爾斯振蕩器的電路原理圖中，不難發現反相器U1對任意的頻率分量均提供了180°，即的相移量。同時，反相器在輸入輸出之間可以看作是一個buffer，因此通過對反相器的輸出特性進行調教，較容易得到1的loop gain。
到這里有人會問了，相移量只有，上面的兩個條件連一個都沒達到，這哪能起振呢？問題的關鍵在于電路中的其它元件上。
首先，對電路中的一顆“晶振”來說，石英晶體本身具有壓電效應，對石英晶體進行適當處理后可以得到一種壓電諧振器件，這就是常見的石英晶體諧振器（以下簡稱QCR）。對QCR的物理特性進行分析，可以發現QCR的壓電諧振過程可以用以下的理想電路模型近乎完美地表示出來。
右圖的電路模型中，L1-C1-R1組成了一個RLC串聯諧振電路，再加上一個實際很小的C0，整個QCR電路模型有兩個很接近的諧振點。QCR在電路中與反相器并聯，充當的是一個選頻網絡的作用。
展開 