納米壓印光刻技術的案例
DNP/鎧俠/佳能聯手開發納米壓印光刻技術！耗電量僅為EUV工藝1/10
CINNO Research產業資訊，大日本印刷與鎧俠控股（KIOXIA原東芝存儲器控股）和佳能合作，共同研發了「納米壓印光刻技術（NIL）」用于半導體制造，與使用極紫外光刻（EUV）相比，功耗僅為十分之一。盡管NIL在實現量產之前還存在諸多課題，但它已經能夠形成最先進的電路線寬度。在產業界去碳化發展趨勢不斷增強的背景下，三家公司的方針旨在通過減少電力消耗而實現與其它公司差異化的同時，努力促進該技術邁向實用化。
NIL技術通過將芯片壓印在晶圓上而形成精細的電路圖案。據大日本印刷稱，在技術研發中NIL已經可以處理高達5nm的電路線寬。雖然在實際大規模生產之前還有如電路缺陷等許多問題需要解決，但三家公司的最終目標是確立大規模生產技術。
NIL的制造工藝簡潔，不存在EUV那種消耗大量電力的問題。大日本印刷在2021年春季根據設備的規格值進行了一次內部模擬。通過模擬測試發現，在形成電路過程中每個晶圓的功耗僅為使用EUV光刻的十分之一左右。
在力求工業生產過程中削減溫室氣體排放的大趨勢下，為實現碳中和社會，預計半導體制造業對NIL的需求將會增加。三家公司將吸引那些致力于減少制造過程功耗的半導體制造商和用戶。
展開 納米壓印，終于走向臺前？
目前，納米壓印技術在ITRS中被列為下一代32nm、22nm和16nm節點光刻技術的代表之一。經過近30年的研究，納米壓印技術已經在許多方面有了新進展，國內外半導體設備制造商、材料商以及工藝商紛紛開始涉足這一領域。
芯片制造領域，納米壓印技術挑戰仍在
雖然前面提到了不少納米壓印技術的優勢，甚至被奉為新的行業希望，但是納米壓印技術距離大規模商業化量產還有一些短板沒有補足。
良品控制：納米壓印由于是晶圓和掩膜直接接觸，容易出現電路上混入細小垃圾和灰塵等的殘次品，要實現實用化，必須進行制造技術和運用方面的改良。
模板壽命低，更換成本高：不管是DUV光刻、EUV光刻還是納米壓印，最貴的耗材都是掩膜版或者壓印模板。納米壓印的模板，因為是需要直接接觸壓印膠工作的，在接觸的過程中，難免會有各種各樣的損傷或者污染，縮短模板壽命。
對準復雜：壓印模板需要與承載壓印膠的基臺精確對準與貼合，需要精密的機械裝置配合檢測設備實施壓印過程。然而現有納米壓印設備在平行與垂直對準方面缺少高精密的調準機構。雖然我們可以沿用紫外光刻上的光學對準、或者莫爾條紋技術做對準，但是納米壓印不僅有固化、還有垂直方向的壓印運動過程，所以會帶來多方向的偏差。
展開 《AFM》：納米壓印光刻，光電子器件大規模實施重要里程碑！
（文：SSC）
圖1.金納米球壓印軟干涉光刻工藝示意圖
圖2.a)各種襯底上的一維金納米球壓印軟干涉光刻示意圖。
圖3.通過膠體鏈在半導體薄膜上零組裝制備的雜化WPP結構的光學特性
圖4.納米器件中等離子體誘導電荷轉移和光催化機理
本文來自微信公眾號“材料科學與工程”。歡迎轉載請聯系，未經許可謝絕轉載至其他網站。
Feature Article：便捷加工厘米級超表面透鏡——基于水溶性模具的納米壓印技術
超表面結構單元尺寸通常有幾百納米，而細部尺寸可能僅有幾十納米。電子束光刻 (electron-beam lithography)具有高精度的優勢，是目前人們加工超表面的首選方法。然而電子束光刻受制于成本高、產量低的缺點，不能滿足以應用為主要目的，高產量加工的需求。因此，發展兼具納米精度、成本低、高產量的超表面加工技術是超表面從實驗室走向產品應用的核心關鍵。
論文導讀
有別于電子束光刻，納米壓印兼具低成本、高產量和高分辨率的優勢[3]。顧名思義，納米壓印通過機械“壓印”的方式將主模板的圖形轉移到另一媒介上，如同印章過程。然而，納米壓印用于超表面加工依然存在著許多問題。首先，超表面通常由折射率較高的材料構成，如TiO2，Si，金屬等等。而納米壓印的材料一般折射率較低，例如PDMS。因此，壓印完成后通常需要進行二次加工，包括沉積高折射率材料以及蝕刻垂直結構。在此過程中，額外的加工缺陷不可避免被引入，從而破化超表面的光學性能。其次，超表面結構單元常要求高深寬比，例如超表面透鏡。因此，在納米壓印的剝離工序中，需避免剪切力對高深比結構的損壞。
展開 
DNP | 開發出新一代半導體封裝用中繼元件中介層
在這種情況下，作為進一步提高性能的方法，新一代封裝技術正在引起人們的關注。其方法就是將具有不同功能的多個芯片，如CPU和存儲器等，高密度地安裝在同一個基板上以提高處理速度。此次，DNP開發出了在封裝技術中發揮關鍵作用的中繼元件“中介層”，可將多個半導體芯片和基板進行電氣連接。
DNP大力發展了源于印刷工藝核心的"微縮加工技術"，將其應用于制造繪制半導體電路圖案的"光掩膜"板，用于下一代圖案轉印的納米壓印光刻技術的 "模板"，以及為傳感器MEMS提供代工服務等。通過運用在過去業務中積累的玻璃和硅基板加工以及處理技術和微縮布線技術，此次成功開發出了高性能的中介層。
這種中介層解決了隨著微縮化布線而變得明顯的 "布線層的劣化造成的布線電阻增加和布線間絕緣性降低 "的問題，并實現了下一代半導體封裝所需的高性能微縮布線。
DNP參加了由12家從事半導體封裝材料和設備研發公司組成的聯合體“JOINT2（Jisso OpenInnovation Network of Tops 2，昭和電工為會長單位）”，目的是建立下一代半導體的封裝和評估技術，為2024年大規模生產中介層做準備。通過JOINT2的開發和與參會公司的合作，DNP將繼續推進中介層的功能開發和量產，并為促進新一代半導體封裝技術的發展而做出努力。
- END -
推薦閱讀
點擊圖片即可閱讀全文
更多商務合作，歡迎與小編聯絡！
掃碼請備注：姓名+公司+職位
我是CINNO最強小編, 恭候您多時啦！
展開 ASML勁敵跳過EUV光刻機造5nm：或可繞過美國限制！
結構簡易、設備環保
該設備不像傳統的投影曝光機一樣通過調整光的波長來實現線路的微縮化，因此利用該設備形成5納米節點（即線寬15納米）所消耗的電力遠低于投影曝光技術，且有助于削減二氧化碳排放。
可用推廣至半導體以外的其他諸多應用領域
由于利用該設備可一次性形成3D線路，因此除半導體（如邏輯半導體、存儲半導體等）應用外，還可應用于其他諸多領域，如具有納米級結構的XR方向的超透鏡（Meta-lens）等。
【主要特點】
（1）利用NIL技術助推尖端半導體制造。
●該設備采用NIL技術，即將掩膜（Mask，即“模具”）直接按壓在晶圓的光刻膠上，從而“忠實”地將掩膜上的線路復制到晶圓上。佳能利用在噴墨打印機（Inject Pinter）領域中積累的“噴墨技術”，依據電路圖案調整光刻膠，并在最準確的位置涂覆最合適的量。最后，將掩膜對準涂覆有光刻膠的晶圓，以極高的精度對正確的位置進行“壓印”，形成線路。
NIL技術中采用的壓印掩膜（Mask）掩膜的放大圖（圖片出自：佳能官網）
●僅需一次“壓印”，即可形成復雜的2D、3D線路圖案。
（研發事例）利用NIL技術形成的2D、3D線路圖（圖片出自：佳能官網）
●佳能綜合研發了硬件、軟件、材料、環境控制（如有效控制設備內部微粒子的產生、混入）等技術，并在1納米以下的精度內測量位置、調整掩膜和晶圓的位置、去除微小粒子。以此不僅可以提升半導體廠家的生產效率，而且可以形成極細、復雜的線路，為生產尖端半導體做出貢獻。
●與傳統的投影曝光技術不同，該設備的對準技術采用的是“逐個芯片對準（Die by Die Alignment）”的方式，即在每次壓印過程中進行“位置（Shot）對齊”。
展開 從頭了解光刻機！
X射線光刻技術不僅擁有高分辨率，并且有高出產率的優點。通過目前對X射線光刻技術應用現狀來看，要將投入量產，使其在大規模或超大規模IC電路的生產中發揮更重要的作用，突破高精度圖形掩模技術難關已經如同箭在弦上。
納米壓印光刻技術
納米壓印技術是美國普林斯頓大學華裔科學家周郁在20 世紀1995 年首先提出的。這項技術具有生產效率高、成本低、工藝過程簡單等優點, 已被證實是納米尺寸大面積結構復制最有前途的下一代光刻技術之一。目前該技術能實現分辨率達5 nm以下的水平。納米壓印技術主要包括熱壓印、紫外壓印以及微接觸印刷。
納米壓印技術是加工聚合物結構最常用的方法, 它采用高分辨率電子束等方法將結構復雜的納米結構圖案制在印章上, 然后用預先圖案化的印章使聚合物材料變形而在聚合物上形成結構圖案。
1、熱壓印技術
納米熱壓印技術是在微納米尺度獲得并行復制結構的一種成本低而速度快的方法。該技術在高溫條件下可以將印章上的結構按需復制到大的表面上, 被廣泛用于微納結構加工。整個熱壓印過程必須在氣壓小于1Pa 的真空環境下進行, 以避免由于空氣氣泡的存在造成壓印圖案畸變,熱壓印印章選用SiC 材料制造, 這是由于SiC非常堅硬, 減小了壓印過程中斷裂或變形的可能性。
此外SiC 化學性質穩定, 與大多數化學藥品不起反應, 因此便于壓印結束后用不同的化學藥品對印章進行清洗。在制作印章的過程中, 先在SiC 表面鍍上一層具有高選比( 38&1) 的鉻薄膜, 作為后序工藝反應離子刻蝕的刻蝕掩模, 隨后在鉻薄膜上均勻涂覆ZEP 抗蝕劑, 再用電子束光刻在ZEP 抗蝕劑上光刻出納米圖案。為了打破SiC 的化學鍵, 必須在SiC 上加高電壓。
展開 