2nm制程的案例
對比 | 芯片制程大PK！Intel 10nm，三星3nm，IBM 2nm，臺積電1nm
IBM：2nm
前不久，IBM全球首發(fā)了一顆2nm工藝的芯片，與三星的3nm芯片一樣，采用的是GAAFET晶體管技術。
Source：IBM
IBM的這顆芯片，晶體管密度達到了3.33MTr /mm2，也就是3.3億個每平方毫米。這個密度相比于臺積電、三星公布的3nm技術，先進了一大截。
很多認為在這波競賽中，似乎臺積電落后了，畢竟三星3nm芯片首發(fā)了，IBM的2nm芯片也有了，臺積電還沒動靜啊。
臺積電1nm重大突破
臺積電也在近日表示自己取得了1nm以下制程重大突破。
臺積電是與臺大、美國麻省理工學院合作研究，發(fā)現(xiàn)了用二維材料結合「半金屬鉍（Bi）」能達極低電阻，接近量子極限。
利用這種技術，有助實現(xiàn)半導體1nm以下制程挑戰(zhàn)，因為它能夠解決二維材料高電阻及低電流等問題。
從實際來看，除了三星的3nm技術是基本靠譜，明年可量產(chǎn)的技術外，像IBM的2nm，還有臺積電的這個「半金屬鉍（Bi）」技術，更多的還是在理論階段，但這無不表明，芯片戰(zhàn)爭真的無止境。
展開 詳解IBM全球首款2nm芯片制程，等效臺積電3.5納米技術？
最后，2納米晶體管的閾值電壓
（上表中的Vt）
可以根據(jù)需要增大和減小，例如，用于手持設備的電壓較低，而用于百億超級計算機的CPU的電壓較高。
IBM并未透露這種2納米技術是否會采用硅鍺通道，但是顯然有可能。
與當前將使用在Power10芯片的7納米制程相比，這種2納米制程有望將速度提高45％或以相同速度運行，將功耗降低75％。
IBM 2納米芯片潛在的好處
據(jù)IBM稱，這項先進技術的潛在好處可能包括：
手機電池壽命翻兩番，只要求用戶每四天給他們的設備充電一次。
減少數(shù)據(jù)中心的碳足跡，這些中心占全球能源使用量的1%，即5.8億兆焦耳。將他們所有的服務器改為基于2納米的處理器，有可能大大減少這一數(shù)字。
大大加快筆記本電腦的功能，從快速處理應用程序，到更容易地協(xié)助語言翻譯，到更快的互聯(lián)網(wǎng)訪問。
有助于加快自動駕駛汽車等自主車輛的物體檢測和反應時間。
另外，這項技術將使數(shù)據(jù)中心的電源效率、太空探索、人工智能、5G和6G以及量子計算等領域受益。
實驗室做出來≠量產(chǎn)
一個工藝從實驗室出來，到大規(guī)模量產(chǎn)，過程中需要芯片代工廠不斷提升晶圓良率。
晶圓良率，指完成所有工藝步驟后，測試合格的芯片的數(shù)量與整片晶圓上的有效芯片的比值。
因此，晶圓良率決定了芯片的工藝成本。
展開 全球首款2nm芯片制程發(fā)布，未來手機四天一充電？
而至于英特爾，這家芯片巨頭計劃在2025年和2027年分別完成3納米和2納米節(jié)點。在2023年之前該公司不太可能發(fā)布7納米處理器——它目前正在使用10納米和14納米芯片。但是必須承認，英特爾的芯片在相同的納米數(shù)字上往往比競爭對手有更大的晶體管密度。
與此同時，臺積電也在研究2納米工藝，其4納米芯片工藝有望在2021年底實現(xiàn)風險生產(chǎn)，3納米處理器預計將在2022年下半年推出，2納米版本也于2019年開始研究，目前正在開發(fā)中。
但雄心歸雄心，鎧甲還是很重要的。
先進納米制程所必須的極紫光刻機EUV，ASML在全球生產(chǎn)了100臺，其中70臺都歸臺積電。
IBM這項2納米芯片制造技術，還需要幾年時間才能推向市場。而屆時臺積電的3納米或早已稱新王了。
芯片上更多的晶體管也意味著處理器設計人員擁有更多的選擇。IBM已經(jīng)在最新一代的IBM硬件中實現(xiàn)了其他創(chuàng)新的核心級增強功能，例如IBM POWER10和IBM z15。
但更強大、更高效的CPU正奔赴而來，這不值得興奮嗎？
展開 半導體制程之爭烽煙再起，“中國芯”該如何反超？
最新技術能在指甲蓋大?。s150mm）的芯片上安裝500億個晶體管，高于2017年該公司官宣5nm時突破的300億，與此同時，也是臺積電5nm的兩倍。IBM甚至聲稱，這項最新的制程技術可將手機電池壽命支撐到現(xiàn)有的四倍，在未來，手機只需要一次充滿電，就可以使用整整四天的時間。
從晶體管峰值密度來說，IBM最新發(fā)布的3nm制程約為每平方毫米3.33億晶體管（MTr/mm2），而橫向?qū)Ρ?，目前臺積電3nm制程工藝的預估邏輯密度峰值也僅有每平方毫米2.92億晶體管。
如果一切順利，IBM的2nm制程工藝有望在2023年下半年開始風險性試產(chǎn)，最快將在2024年進入量產(chǎn)階段。值得一提的是，2024年也是臺積電2nm工藝芯片預估量產(chǎn)的時間，該公司預計其2nm工藝芯片能在2023年達到90%的良率，如若一切順利，最快將于2024年實現(xiàn)量產(chǎn)。
可以看出，雖然臺積電目前已超越英特爾和三星，成為全球市值最大的半導體公司，并穩(wěn)坐全球最大芯片代工廠的寶座，但其對于先進制程的焦慮卻始終存在。要知道，成立至今三十余年，臺積電在很長一段時間里都保持著對先進制程的絕對領先，而其競爭對手也在大浪淘沙里逐漸分化，最大的敵人早已不是昔日的聯(lián)電，而是英特爾與三星。
面對IBM和三星的制程野心，臺積電終于還是坐不住了。
展開 
當中國芯片股狂跌時，這家美國大廠又把芯片技術推向極限了
IBM芯片拳頭產(chǎn)品IBM Power處理器雖然由其自身進行設計，但卻只能交給臺積電與三星進行代工生產(chǎn)，比如其Power10處理器就采用的是三星的7nm工藝制造，頗有虎落平陽被犬欺的趕腳。
但是，在美國大力發(fā)展芯片制造的熱潮下，IBM似乎回光返照了，廉頗老矣的IBM，竟然搶先一步，推出2nm芯片制造技術。據(jù)IBM稱，與當前主流的 7nm 芯片相比，IBM2nm芯片的性能預計提升 45%，能耗降低 75%。而之所以能實現(xiàn)以上突破，是因為IBM的2nm芯片制造技術，可以在寸土寸金的芯片上堆積更多的晶體管。采用2nm制程的芯片，每平方毫米容納可以容納3.33億個晶體管，比之前臺積電最領先的3nm技術還能增加10%的晶體管容量。
而且，該芯片制造技術，確實是IBM自己研發(fā)的。實現(xiàn)2nm制程芯片的GAA（環(huán)繞式柵極技術晶體管）技術，正是在IBM位于紐約奧爾巴尼市的芯片制造研發(fā)中心誕生的。
英特爾創(chuàng)始人之一戈登摩爾曾經(jīng)提出著名的摩爾定律，通過他老人家那個年代集成電路集成度提升的數(shù)據(jù)統(tǒng)計分析，他認為集成電路上可以容納的晶體管數(shù)目（處理器的性能）在大約每經(jīng)過18個月便會增加一倍。
之后半個世紀過去了，全球芯片性能幾乎是按照摩爾定律的曲線逐步上升。但隨著芯片制造制程進入個位數(shù)納米，問題來了，制造芯片的材料是硅（硅基芯片），而當硅基芯片制程低于10nm，就會出現(xiàn)量子隧穿效應，使得在芯片中穿行的電子失控。
而解決問題的方法，就是采用GAA這種芯片制造技術，這也是目前臺積電、三星們重點攻關的領域。
不過，雖然IBM此次在實驗室中使用three-stack GAA造出了2nm制程芯片，但量產(chǎn)是不可能量產(chǎn)的。
展開 關于臺積電2nm，我們來談談
來源：ctimes
在十年之前，談2納米（nm）制程芯片的量產(chǎn)，那簡直就像天方夜譚，幾乎是難以想像的生產(chǎn)技術。但如今，臺積電已經(jīng)正式宣布了量產(chǎn)時程，這個原本市場以為不可能的芯片制程技術，將會在2025年正式量產(chǎn)。
而臺積2nm技術的宣布有什么重要性？它又會帶出哪些半導體制造技術的風向球？本文就從技術演進，以及競爭與成本的角度來切入分析。
FinFET微縮之路劃上休止符
臺積電的2nm技術的宣布，單就技術上來說，就是正式宣告「鰭式場效晶體管（FinFET）」的微縮之路的終結。這個堪稱是近十年以來，臺積電最具競爭力的芯片制程技術，最終都須止步于3nm。
毫無疑問，F(xiàn)inFET是個好東西，它除了讓摩爾定律得以延續(xù)外，同時也讓晶圓制造廠可以持續(xù)提升芯片的效能并縮小體積。它最大的特色就是采用了立體式的結構，改善了MOSFET的電路控制性能，并減少漏電流的發(fā)生，另一方面也縮短了晶體管的閘長。
圖一: 臺積在2013年11月宣布成功試產(chǎn)FinFET，采用16nm生產(chǎn)制程。(source:TSMC)
臺積是在2013年11月宣布成功試產(chǎn)FinFET，而當時所采用的生產(chǎn)制程是16nm；英特爾則是更早于臺積，是在2011年就已經(jīng)推出了商業(yè)化的22納米FinFET制程技術。
至于三星，則是在14nm制程才采用了FinFET架構，不過當時他們是處于追趕的位置，還因此跳過了20nm制程，直接進攻一個全新世代的技術，并且取得了相當?shù)某晒?，可以說是一次成功的策略。
但走到現(xiàn)在，也就是4nm和3nm這個關口，F(xiàn)inFET的微縮之路終究來到了盡頭。
展開 【學術前沿】1納米以下制程重大突破！麻省理工和臺積電官宣「鉍」密武器
此前報道曾介紹了臺積電近年來整個先進制程的布局：
要知道，臺積電、英特爾和三星并稱半導體制造業(yè)「三巨頭」。在芯片制程逐漸縮小的路上，三大巨頭你追我趕。
現(xiàn)在半路又殺出了IBM，上周竟宣布自己研發(fā)出了世界首個2nm芯片，相當于在指甲大小的芯片上容納多達500億個晶體管，速度更快并且更高效。
對與更先進的2nm制程，臺積電早在2019年就宣布對此研發(fā)。
去年，在5nm量產(chǎn)不久后，臺積電宣布2nm制程取得重大突破——切入環(huán)繞式柵極技術(gate-all-around，簡稱 GAA) 技術。
有別于3nm與5nm采用鰭式場效晶體管（FinFET）架構。
FinFET 本身的尺寸已經(jīng)縮小至極限后，無論是鰭片距離、短溝道效應、還是漏電和材料極限也使得晶體管制造變得岌岌可危，甚至物理結構都無法完成。
而全環(huán)繞柵(GAA)是FinFET技術的演進， 溝道由納米線（nanowire）構成，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。
臺積電在2nm研發(fā)上切入全環(huán)柵場效應晶體管GAA，其競爭對手三星則早在2年前其揭露3nm技術工藝時，就宣布從FinFET轉向GAA，并「大放厥詞」：2030年要超過臺積電，取得全球芯片代工龍頭地位。
展開 1納米以下制程重大突破！臺積電官宣「鉍」密武器
現(xiàn)在半路又殺出了IBM，上周竟宣布自己研發(fā)出了世界首個2nm芯片，相當于在指甲大小的芯片上容納多達500億個晶體管，速度更快并且更高效。
Source：IBM
對與更先進的2nm制程，臺積電早在2019年就宣布對此研發(fā)。
去年，在5nm量產(chǎn)不久后，臺積電宣布2nm制程取得重大突破——切入環(huán)繞式柵極技術(gate-all-around，簡稱 GAA) 技術。
有別于3nm與5nm采用鰭式場效晶體管（FinFET）架構。
FinFET 本身的尺寸已經(jīng)縮小至極限后，無論是鰭片距離、短溝道效應、還是漏電和材料極限也使得晶體管制造變得岌岌可危，甚至物理結構都無法完成。
而全環(huán)繞柵(GAA)是FinFET技術的演進， 溝道由納米線（nanowire）構成，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。
臺積電在2nm研發(fā)上切入全環(huán)柵場效應晶體管GAA，其競爭對手三星則早在2年前其揭露3nm技術工藝時，就宣布從FinFET轉向GAA，并「大放厥詞」：2030年要超過臺積電，取得全球芯片代工龍頭地位。
這也算是為兩家企業(yè)2-3nm制程的市場之戰(zhàn)吹響了號角。
為了搶在臺積電之前完成3nm的研發(fā)，三星的芯片制造工藝由5nm直接上升到3nm，4nm則直接跳過。
盡管臺積電和三星在2nm-3nm市場你爭我奪，但是英特爾卻毫不在乎，依然堅持在14nm，10nm制程上的研發(fā)。
展開 半導體先進制程的“大躍進”
來源：半導體產(chǎn)業(yè)縱橫
當半導體制程工藝演進到28nm時，達到了性能和成本的絕佳平衡點，但應用和市場需求并沒有停歇，越來越多的應用沒有滿足于這樣的平衡，即使成本會大幅增加，依然要向更先進制程索要高性能。因此，28nm之后，22nm、16nm……，以及最近幾年量產(chǎn)的5nm、3nm，還有今后幾年將實現(xiàn)量產(chǎn)的2nm、1nm制程，占據(jù)著越來越高的市場份額，與占有廣闊市場空間的28nm以上成熟制程分庭抗禮。
本文與您共同分享一下28nm以下先進制程的發(fā)展情況，首先從納米級制程的終極節(jié)點1nm開始。
1nm
按照IMEC（比利時微電子中心）規(guī)劃的發(fā)展路線圖，預計2028年可實現(xiàn)1nm制程工藝量產(chǎn)。
要實現(xiàn)1nm制程工藝，需要改變晶體管架構，三星和臺積電分別在3nm、2nm節(jié)點放棄了FinFET，轉向環(huán)繞柵極（GAAFET）結構，也被稱為Nanosheet。而到了1nm及之后更先進制程，對晶體管架構提出了更高要求。IMEC提出了Forksheet，通過仿真，IMEC預計Forksheet具有理想的面積和性能微縮性，以及更低的寄生電容。此外，3D“互補FET”（CFET）也是1nm制程的晶體管方案，CFET的一個顯著特征是與納米片拓撲結構具有很強的相似性，CFET的新穎之處在于PFET和NFET納米片的垂直放置。CFET拓撲利用了典型的CMOS邏輯應用，其中將公共輸入信號施加到NFET和PFET的柵極。
目前，臺積電的 1nm 制程仍處于探索階段，工廠正在嘗試各種選項。除了臺積電，三星、英特爾和IBM也在進行1nm制程工藝的研發(fā)。
2nm
2019年，臺積電率先開始了2nm制程技術的研發(fā)工作，相應的技術開發(fā)中心和晶圓廠主要設在中國臺灣的新竹，同時還規(guī)劃了4座超大型晶圓廠。
展開 芯片1納米以下制程重大突破，臺積電官宣「鉍」密武器！
去年，在5nm量產(chǎn)不久后，臺積電宣布2nm制程取得重大突破——切入環(huán)繞式柵極技術 (gate-all-around，簡稱 GAA) 技術。
有別于3nm與5nm采用鰭式場效晶體管（FinFET）架構。
FinFET 本身的尺寸已經(jīng)縮小至極限后，無論是鰭片距離、短溝道效應、還是漏電和材料極限也使得晶體管制造變得岌岌可危，甚至物理結構都無法完成。
而全環(huán)繞柵(GAA)是FinFET技術的演進， 溝道由納米線（nanowire）構成，其四面都被柵極圍繞，從而再度增強柵極對溝道的控制能力，有效減少漏電。
臺積電在2nm研發(fā)上切入全環(huán)柵場效應晶體管GAA，其競爭對手三星則早在2年前其揭露3nm技術工藝時，就宣布從FinFET轉向GAA，并「大放厥詞」：2030年要超過臺積電，取得全球芯片代工龍頭地位。
這也算是為兩家企業(yè)2-3nm制程的市場之戰(zhàn)吹響了號角。
為了搶在臺積電之前完成3nm的研發(fā)，三星的芯片制造工藝由5nm直接上升到3nm，4nm則直接跳過。
盡管臺積電和三星在2nm-3nm市場你爭我奪，但是英特爾卻毫不在乎，依然堅持在14nm，10nm制程上的研發(fā)。
臺積電，三星對最先進制程的追趕，正是想要在世界先進制程領域一決高下。
臺積電加入美半導體聯(lián)盟
與此同時，出于利益考慮，全球晶圓代工第一大廠、島內(nèi)企業(yè)臺積電還積極尋求在美建廠，努力之一就是加入了剛剛成立的「美國半導體聯(lián)盟」。
展開 3倍，光刻機巨頭擴產(chǎn)
此外，今年1月19日，ASML宣布2022年一季度，其第二代High－NA光刻機TWINSCAN EXE：5200獲得了首個訂單，第二代High－NA光刻機被用于2NM制程芯片制造，有望在2024年實現(xiàn)交付。
結合2021年7月底，英特爾曾宣布將在2024年量產(chǎn)20A工藝（即2nm工藝），并透露其將率先獲得業(yè)界第一臺High－NA EUV光刻機。由此表明率先拿下首批第二代High－NA光刻機的企業(yè)或許正是英特爾。
此外，業(yè)界消息顯示，臺積電此前已經(jīng)向ASML采購High－NA研發(fā)型EUV光刻機EXE：5000，在英特爾采購TWINSCAN EXE：5200后，臺積電預計在今年會跟進下單TWINSCAN EXE：5200。
據(jù)3月23日外媒報道，ASML官方表示，TWINSCAN EXE:5000將會在今年下半年出貨，每小時可生產(chǎn)185片晶圓。而TWINSCAN EXE:5200將會在2024年底出貨，每小時可生產(chǎn)超過220片晶圓。
展開 
臺積電3nm的新進展
近日，臺積電3nm產(chǎn)業(yè)鏈方面有了新進展。中國臺灣鉆石碟片公司中砂、靶材廠光洋科進入臺積電供應商體系中，這打破過往臺積電先進制程量產(chǎn)初期耗材由美、日大廠壟斷的局面。
本地供應鏈加緊產(chǎn)品支持
中國臺灣耗材廠產(chǎn)品質(zhì)量與價格都較外國公司更具優(yōu)勢，不僅有助臺積電優(yōu)化成本，對中砂、光洋科等公司本身來說，有了臺積電的3nm制程認可，也將成為爭取英特爾、三星等國際大廠訂單的利器。
光洋科在磁、光記錄儲存媒體靶材市占全球第一。而半導體貴金屬靶材、特殊化學品，光洋科也都在中國臺灣市占第一，在相關領域，光洋科具有明顯的競爭優(yōu)勢。光洋科的貴金屬廢棄資源回收制程中，將其精煉成原物料，可以制成符合半導體產(chǎn)業(yè)可以使用的高品質(zhì)靶材。
中砂能再度成為臺積電最先進制程鉆石碟片的主要供應商，不只在3nm制程獲得青睞，甚至可能將優(yōu)勢延伸至之后的2nm制程。鉆石碟片主要是用于薄膜之后的平坦化制程。媒體報道，為了配合臺積電先進制程，中砂耗資新臺幣數(shù)千萬元購買與客戶生產(chǎn)線上一模一樣的CMP設備。
3nm不好搞，三星已經(jīng)失敗，臺積電如何？
臺積電 Fab 18
臺積電Fab 18是主要的 3nm 生產(chǎn)設施，位于中國臺灣臺南。臺積電提出的目標是在2022年下半年實現(xiàn)量產(chǎn)。與N5技術相比，N3技術將提供高達70%的邏輯密度增益、高達15%的速度提升以及相同的速度和高達30%的功耗降低。
展開 中國大陸芯片產(chǎn)業(yè)鏈實力調(diào)查！
1、上海微電子：用于90nm芯片生產(chǎn)的光刻機是支柱產(chǎn)品
大陸光刻機設備龍頭上海微電子的一位工程師在接受日本經(jīng)濟新聞采訪時稱：“我們的支柱產(chǎn)品是用于90nm制程的光刻機，用于28nm和14nm芯片生產(chǎn)的光刻機成品率還有提升空間?！?光刻是芯片制造過程中的重要步驟，可在芯片光阻層上刻畫出幾何圖形結構。上海微電子是大陸唯一一家可以提供半導體用光刻機的廠商，全球光刻機龍頭、荷蘭廠商ASML已經(jīng)在研發(fā)可以用于3nm和2nm制程芯片生產(chǎn)的光刻機。
2、中微半導體：主要銷售14/28nm芯片刻蝕機
大陸刻蝕設備龍頭中微半導體的受訪者稱：“我們能夠提供用于5nm芯片生產(chǎn)的設備，但我們主要銷售的是用于14nm和28nm芯片生產(chǎn)的設備?！?中微半導體是科創(chuàng)板首批上市公司，根據(jù)其2020年財報數(shù)據(jù)，2020年營收為22億人民幣。
3、北京屹唐半導體：市場對成熟制程芯片刻蝕機需求強烈
北京屹唐半導體是大陸另一家半導體刻蝕設備供應商，主要提供用于40nm、28nm芯片生產(chǎn)的產(chǎn)品。
一名公司內(nèi)部人員稱，由于中國政策的目標是提升芯片半導體國產(chǎn)化比例，“市場對于通用半導體設備（near-general-purpose semiconductor equipment）的需求也很強烈”。
4、北方華創(chuàng)&芯源微：不具備先進制程芯片設備生產(chǎn)能力
日本經(jīng)濟新聞采訪得知，在大陸刻蝕設備領域，目前僅有中微半導體能夠提供用于5nm芯片生產(chǎn)的刻蝕設備。
北方華創(chuàng)、芯源微等廠商在采訪中表示，公司能夠提供用于14nm及以上制程芯片生產(chǎn)的設備。
02
.
展開 全球首個2nm芯片問世！臺積電霸主地位不保？
IBM、臺積電、英特爾、三星各制程節(jié)點晶體管密度對比
圖源：AnandTech
IBM的2nm制程官宣是在150平方毫米的面積中容納500億個晶體管，平均每平方毫米密度是3.3億個，臺積電目前宣布的3nm制程平均每平方毫米是2.9億個，稍落后于IBM。但Ian Cutress指出，這些密度值通常列為峰值密度，在實際應用中，發(fā)揮作用的晶體管密度會受到功耗和散熱影響，處理器發(fā)揮最高性能時晶體管工作的數(shù)量通常只有峰值密度的一半。言下之意是，臺積電的3nm工藝和IBM的2nm工藝性能差別或許并沒有想象中那么大。
另一方面，在芯片制造領域，率先宣告技術試產(chǎn)成功固然有其技術領先之處，但成功量產(chǎn)達到商用才是技術成熟的標志。
IBM并非首次宣布已經(jīng)掌握最先進制程工藝：2015年IBM宣布試制7nm制程芯片成功，但一直到2020年8月才有第一個商用化產(chǎn)品Power10芯片出現(xiàn)。同期臺積電已經(jīng)成功量產(chǎn)5nm芯片，是當之無愧的最先進晶圓代工技術掌握者。
且IBM早在2014年退出代工業(yè)務，將其IBM Microelectronics部門出售給格芯，按照IBM奧爾巴尼研究室簽訂的合作協(xié)議，其2nm芯片代工業(yè)務或?qū)⑽薪o三星、格芯、英特爾等合作企業(yè)。
從當前來看，格芯在先進制程工藝上還稍為落后，Intel的7nm制程芯片預計2023年投產(chǎn)，三星目前的技術規(guī)劃僅到3nm，2nm暫時未見披露。此前IBM半導體研發(fā)核心人員Mukesh Khare也預計，更新一代的Power11應該在2023年左右出現(xiàn)，采用成熟的5nm工藝。采用IBM 2nm技術量產(chǎn)芯片計劃似乎還沒有真正提上日程。
展開 IBM發(fā)布的真的是2nm芯片嗎？
逐節(jié)點趨勢是基于兩家公司宣布的功率和性能縮放估計與14nm / 16nm的可用比較得出的。
由于IBM將其功耗和性能改進與領先的7nm性能進行了比較，因此我可以將IBM的功率和性能放在我先前介紹的相同趨勢圖上，見圖4。
IBM對HNS的使用大大降低了功耗，并使2nm制程比三星或臺積電（TSMC）的3nm制程更省電，盡管我們相信，一旦臺積電在2nm上采用HNS，它們在功耗上將與IBM相同或更好。為了提高性能，我們估計臺積電的3nm工藝將勝過IBM 2nm工藝。
正如ISS文章中所討論的那樣，這些趨勢僅是估計值，并基于許多假設，但這是我們可以匯總的最佳預測。
由此可見，在分析了IBM的公告之后，我們認為從密度的角度來看，他們的“ 2nm”工藝更像是TSMC的3nm工藝，雖然功耗更高但性能卻較差。IBM的聲明令人印象深刻，但它是一種研究設備，與臺積電的3nm制程相比，只有明顯的優(yōu)勢，而臺積電3nm的風險將在今年晚些時候開始，并于明年開始量產(chǎn)。
我們進一步相信，當臺積電工藝在2023/2024左右投產(chǎn)時，它將在2nm的密度，功耗和性能方面處于領導地位。
IBM推出的2nm芯片的重要意義
IBM在新聞稿中表示，新工藝將在指甲大小的芯片上生產(chǎn)約500億個晶體管。它還將帶來比今天的7納米芯片高出75％的效率或快45％的芯片。
展開 