DDR4 DDR5 siwave 信號(hào)完整性 Si PI
關(guān)注創(chuàng)建者：高速信號(hào)完整性仿真 創(chuàng)建時(shí)間：2020-11-13
DDR4 DDR5 siwave 信號(hào)完整性 Si PI的視頻教程
世界頂尖的電子系統(tǒng)設(shè)計(jì)網(wǎng)絡(luò)研討會(huì)系列
本期網(wǎng)絡(luò)研討會(huì)將為您介紹Altair PollEx?如何對(duì)DDRx的時(shí)序、傳輸線、拓?fù)浜徒K端進(jìn)行優(yōu)化，以確保信號(hào)完整性。 內(nèi)容大綱： 1. Alair EDA 解決方案簡(jiǎn)介 2. 背景介紹：如何正確設(shè)計(jì)DDR 3. 仿真應(yīng)用1 1）基于PollEx SI求解器仿真DDR接口 4.
免費(fèi) 5小時(shí)3分鐘 186播放
查看
ANSYS SIwave信號(hào)完整性仿真基礎(chǔ)
課程大綱： 1.SI/PI仿真必要性 2.SIwave功能介紹 3.SIwave信號(hào)完整性軟件操作演示
￥99 1小時(shí)17分鐘 517播放
查看
DDR4 DDR5 siwave 信號(hào)完整性 Si PI的相關(guān)專題、標(biāo)簽、搜索
DDR4 DDR5 siwave 信號(hào)完整性 Si PI的最新內(nèi)容
與此同時(shí)，新思科技在臺(tái)積公司 N5、 N3P 和 N2P 制程上取得多項(xiàng)首次硅片成功（first-silicon）里程碑，包括 PCIe 7.0、HBM4、224G、DDR5 MRDIMM Gen2、LPDDR6/5X/5、UCIe 64G 以及 M?PHY v6.0 IP，在性能、能效和可擴(kuò)展性方面樹立了全新領(lǐng)先水準(zhǔn)。
從 PCB 到 Sign-off，端到端全自動(dòng) DDR 驗(yàn)證平臺(tái)。以流程自動(dòng)化為核心，大幅加速仿真設(shè)置、規(guī)避常見錯(cuò)誤、高效調(diào)度仿真任務(wù)，并輸出全面且高價(jià)值的仿真結(jié)果。
信號(hào)完整性（SI）對(duì)于高速電子設(shè)計(jì)十分關(guān)鍵，可確保高速數(shù)據(jù)和雙倍數(shù)據(jù)速率（DDR）存儲(chǔ)器接口實(shí)現(xiàn)準(zhǔn)確可靠的傳輸。
本課題內(nèi)容包含了Ansys HFSS 自動(dòng)化開發(fā)的流程，python庫(kù)-pyaedt的使用介紹，SI/PI相關(guān)自動(dòng)化流程的開發(fā)過(guò)程和案例分享，也會(huì)為參與用戶提供一套完整的開發(fā)模板，幫助用戶快速的將python流程應(yīng)用到自己的項(xiàng)目中去，減小代碼開發(fā)本身造成的學(xué)習(xí)成本。
NVLink保障數(shù)據(jù)并行訓(xùn)練效率；96GB單卡可載入完整大數(shù)據(jù)集不溢出
系統(tǒng)盤
4TB NVMe Gen4 SSD
系統(tǒng)高可用
數(shù)據(jù)盤
8TB NVMe Gen5 SSD + 16TB SATA
NVMe做熱數(shù)據(jù)（當(dāng)前DOE項(xiàng)目），SATA
，但存在維度災(zāi)難（>10維失效）
低維敏感參數(shù)分析
敏感性分析
Sobol 全局指數(shù) / Morris 篩選法
需多次偏導(dǎo)數(shù)或分組計(jì)算，識(shí)別關(guān)鍵參數(shù)
參數(shù)重要性排序
4.
分析、PI仿真、去耦電容優(yōu)化核心模塊，結(jié)合高速PCB、PDN優(yōu)化等典型案例，指導(dǎo)學(xué)員掌握板級(jí)SI/PI仿真全流程，高效解決信號(hào)質(zhì)量、電源噪聲等工程難題。
隨著大屏顯示技術(shù)的不斷演進(jìn)，大尺寸顯示屏不僅朝著高分辨率、高刷新率方向快速發(fā)展，且因屏幕尺寸持續(xù)增大，需要同時(shí)驅(qū)動(dòng)的多顆 Display IC數(shù)量，這使得高速信號(hào)鏈路的信號(hào)完整性（SI）和電源完整性（PI）問題日益突出。本論文基于Ansys仿真平臺(tái)，針對(duì)大尺寸屏的高速信號(hào)鏈路LVDS接口進(jìn)行系統(tǒng)性仿真分析。
三大核心挑戰(zhàn)：
信號(hào)完整性（SI） ：2.5D/3D封裝下，高密度互連帶來(lái)信號(hào)串?dāng)_、傳輸延遲
電源完整性（PI） ：芯片堆疊導(dǎo)致電源噪聲激增，影響系統(tǒng)穩(wěn)定性
熱管理：高功耗芯片需要精密散熱設(shè)計(jì)，熱-電-磁-結(jié)構(gòu)多重耦合
NO.1 征服先進(jìn)封裝信號(hào)與電源挑戰(zhàn)——Ansys SIPI一站式解決方案
核心價(jià)值：在先進(jìn)封裝（如2.5D/3D-IC
掃碼加入下方直播交流群，獲取專屬開播提醒、直播回放及完整日程實(shí)時(shí)更新，干貨不錯(cuò)過(guò)！
（?掃碼加入直播群?）
3/25 | 征服先進(jìn)封裝信號(hào)與電源挑戰(zhàn) — Ansys SIPI 一站式解決方案
時(shí)間：10:30-11:30
主題簡(jiǎn)介：在先進(jìn)封裝（如2.5D/3D-IC、芯片堆疊）時(shí)代，高密度互連帶來(lái)信號(hào)串?dāng)_、電源噪聲和熱電耦合等嚴(yán)峻挑戰(zhàn)。
分析新流程
SIwave PSI、CPA
5/13, 北京/上海
Fluent氣動(dòng)噪聲仿真分析培訓(xùn)
Fluent
5/14, 上海
LS-DYNA汽車結(jié)構(gòu)耐撞性仿真培訓(xùn)
LS-DYNA
