半導體工藝的案例
半導體制造工藝概述
半導體制造工藝是集成電路實現的手段，也是集成電路設計的基礎。自從1948年晶體管發明以來，半導體器件工藝技術的發展經歷了三個主要階段：1950年采用合金法工藝，第一次生產出了實用化的合金結三極管；1955年擴散技術的采用是半導體器件制造技術的重大發展，為制造高頻器件開辟了新途徑；1960年平面工藝和外延技術的出現是半導體制造技術的重大變革，不但大幅度地提高了器件的頻率、功率特性，改善了器件的穩定性和可靠性，而且也使半導體集成電路的工業化批量生產得以成為現實。目前平面工藝仍然是半導體器件和集成電路生產的主流工藝。
在半導體制造工藝發展的前35年，特征尺寸的縮小是半導體技術發展的一個標志，有效等比縮小(Scaling-down)的努力重點集中在通過提高器件速度以及在成品率可接受的芯片上集成更多的器件和功能來提高性能。然而，當半導體行業演進到45nm節點或更小尺寸的時候，器件的等比縮小將引發巨大的技術挑戰。其中兩大挑戰是不斷增長的靜態功耗和器件特性的不一致性。這些問題來源于CMOS工藝快要到達原子理論和量子力學所決定的物理極限。
集成電路制造就是在硅片上執行一系列復雜的化學或者物理操作，簡單講，這些操作可以分為四大基本類：薄膜制作(1ayer)、刻印(pattern)、刻蝕和摻雜。這些在單個芯片上制作晶體管和加工互連線的技術綜合起來就成為半導體制造工藝。
一、光刻工藝
光刻是通過一系列生產步驟將晶圓表面薄膜的特定部分除去的工藝。在此之后，晶圓表面會留下帶有微圖形結構的薄膜。被除去的部分可能形狀是薄膜內的孔或是殘留的島狀部分。光刻生產的目標是根據電路設計的要求，生成尺寸精確的特征圖形，且在晶圓表面的位置要正確，而且與其他部件的關聯也正確。通過光刻過程，最終在晶圓片上保留特征圖形的部分。
展開 低調崛起的韓國半導體設備
結合四大半導體廠商的選址，可以看出基本都在京畿道華城，靠近三星電子和SK海力士的半導體生產設施，因此有望縮短合作距離，和設備技術開發時間，最大限度提高效率。
隨著全球材料和設備公司在韓國建立基地，即使在全球物流困難等不可預測的風險的情況下，韓國半導體制造商也有望避免對材料和設備的供需造成致命打擊，從而促進供應鏈穩定性。尤其在這設備緊缺的當下，核心半導體設備的交付延遲，在一定程度上也影響了三星電子和 SK 海力士的工廠擴建計劃。TrendForce曾表示，（由于設備交付延遲），半導體擴張計劃將推遲約2至9個月。
寫在最后
不得不說，無論是對于韓國，還是對于我國，半導體設備產業的發展注定是道阻且長，但作為半導體產業鏈的關鍵一環，無論如何都不可輕易放棄。更重要的是，當前這個晶圓廠遍地開花的時代，或許會給半導體設備廠商帶來更多的機遇和挑戰。
【免責聲明】文章為作者獨立觀點，不代表半導體材料與工藝設備立場。如因作品內容、版權等存在問題，請于本文刊發30日內聯系半導體材料與工藝設備進行刪除或洽談版權使用事宜。
展開 華虹半導體90nm BCD工藝實現規模量產！
國產半導體廠商正在一步步追趕國際先進水平，日前華虹半導體宣布，該公司推出的90nm BCD工藝已經在華虹無錫12英寸生產線已實現規模量產。
華虹指出，90nm BCD工藝具備性能高、核心面積較小等優勢，擁有更佳的電性參數，并且得益于12英寸制程的穩定性，良率優異，為數字電源、數字音頻功放等芯片應用提供了更具競爭力的制造方案。
我們知道，目前臺積電的3納米都快試產了，一說到90納米，就認為是20年的工藝了，早已落后了。不過今天說的是90nm BCD工藝，這可不是常規工藝。這個工藝的重點是BCD——BIPOLAR-CMOS-DMOS，是ST意法半導體在80年代發明的功率芯片技術。能做到90納米已經可以擠進屬于世界先進行列了！
BCD是一種復雜的硅芯片制造工藝，每種BCD工藝都具備在同一顆芯片上成功整合三種不同制造技術的優點，包括用于高精度處理模擬信號的雙極晶體管，用于設計數字控制電路的CMOS（互補金屬氧化物半導體）和用于開發電源和高壓開關器件的DMOS（雙擴散金屬氧化物半導體）。
ST意法目前依然是全球領先的BCD工藝制造商，35年來生產了500萬片晶圓，售出400億顆芯片，僅2020年就售出近30億顆芯片，工藝發展了十代了，此前主要是350nm、180nm、110nm等，最新量產的十代工藝也是90nm BCD。
從這一點上來看，華虹的90nm BCD工藝確實是該領域的先進工藝，技術優勢明顯，而中芯國際等國內其他代工廠也在開發90nm BCD工藝，華虹的進度也是領先的。
什么是BCD？ (以下內容轉載自：芯思想）
BCD（Bipolar-CMOS-DMOS）技術是一種單片集成工藝技術，能夠在同一芯片上制作Bipolar、CMOS和DMOS器件，1985年由意法半導體率先研制成功。
展開 華虹半導體90nm BCD工藝實現規模量產！
國產半導體廠商正在一步步追趕國際先進水平，日前華虹半導體宣布，該公司推出的90nm BCD工藝已經在華虹無錫12英寸生產線已實現規模量產。
華虹指出，90nm BCD工藝具備性能高、核心面積較小等優勢，擁有更佳的電性參數，并且得益于12英寸制程的穩定性，良率優異，為數字電源、數字音頻功放等芯片應用提供了更具競爭力的制造方案。
我們知道，目前臺積電的3納米都快試產了，一說到90納米，就認為是20年的工藝了，早已落后了。不過今天說的是90nm BCD工藝，這可不是常規工藝。這個工藝的重點是BCD——BIPOLAR-CMOS-DMOS，是ST意法半導體在80年代發明的功率芯片技術。能做到90納米已經可以擠進屬于世界先進行列了！
BCD是一種復雜的硅芯片制造工藝，每種BCD工藝都具備在同一顆芯片上成功整合三種不同制造技術的優點，包括用于高精度處理模擬信號的雙極晶體管，用于設計數字控制電路的CMOS（互補金屬氧化物半導體）和用于開發電源和高壓開關器件的DMOS（雙擴散金屬氧化物半導體）。
ST意法目前依然是全球領先的BCD工藝制造商，35年來生產了500萬片晶圓，售出400億顆芯片，僅2020年就售出近30億顆芯片，工藝發展了十代了，此前主要是350nm、180nm、110nm等，最新量產的十代工藝也是90nm BCD。
從這一點上來看，華虹的90nm BCD工藝確實是該領域的先進工藝，技術優勢明顯，而中芯國際等國內其他代工廠也在開發90nm BCD工藝，華虹的進度也是領先的。
什么是BCD？
展開 
毛軍發院士：半導體異質集成電路的現狀與挑戰
1.1 異質集成電路的特點
有兩類主要的半導體材料：以硅為代表的元素半導體；以砷化鎵等為代表的化合物半導體。這兩類半導體各有優缺點，從材料到電路優點很突出，電路缺點也很突出（表1）。
現狀是一些復雜的電子系統，如毫米波收發前端系統，用任何單一的半導體工藝都較難完美實現（圖2），有些部件用SiGe芯片，有些部件更適合用GaN芯片，所以人們自然而然地想到有沒有一種辦法把不同節點的半導體材料工藝結合起來。異質集成就具有這個功能。
半導體異質集成電路是將不同工藝節點的化合物半導體高性能器件或芯片、硅基低成本高集成器件組成芯片（都含光電子器件或芯片）與無源元件（含MEMS）或天線，通過異質鍵合或外延生長等方式集成而實現的集成電路或系統。
圖1|毛軍發 中國科學院院士, 上海交通大學黨委常委、副校長
異質集成特色很突出：
可以融合不同的半導體材料、工藝、結構和元器件或芯片的優點；
采用系統設計理念；
應用先進技術，例如IP和小芯片（chiplet），以及集成無源器件等新技術；具有2.5維或3維高密度結構。
展開 半導體光刻膠解析和光刻工藝詳解！
光刻是半導體制造微圖形工藝的核心，光刻膠是關鍵材料
光刻膠是光刻工藝中最關鍵材料，國產替代需求緊迫。光刻工藝是指在光照作用下，借助光刻膠將掩膜版上的圖形轉移到基片上的技術，在半導體制造領域，隨著集成電路線寬縮小、集成度大為提升，光刻工藝技術難度大幅提升，成為延續摩爾定律的關鍵技術之一。同時，器件和走線的復雜度和密集度大幅度提升，高端制程關鍵層次需要兩次甚至多次曝光來實現。其中，光刻膠的質量和性能是影響集成電路性能、成品率及可靠性的關鍵因素。目前，日本和美國光刻膠巨頭完全主導了高端光刻膠市場。2019 年 7 月的日韓貿易摩擦中，日本通過限制對韓出口光刻膠，引發韓國半導體產業鏈震蕩。中美貿易摩擦大背景下，光刻膠也成為深刻影響中國半導體產業鏈安全的關鍵材料。
光刻膠經過幾十年不斷的發展和進步，應用領域不斷擴大，衍生出非常多的種類。不同用途的光刻膠曝光光源、反應機理、制造工藝、成膜特性、加工圖形線路的精度等性能要求不同，導致對于材料的溶解性、耐蝕刻性、感光性能、耐熱性等要求不同。因此每一類光刻膠使用的原料在化學結構、性能上都比較特殊，要求使用不同品質等級的光刻膠專用化學品。1959 年光刻膠被發明以來，被廣泛運用在加工制作廣電信息產業的微細圖形路線。作為光刻工藝的關鍵性材料，其在 PCB、TFT-LCD 和半導體光刻工序中起到重要作用。
圖表1：ASML EUV 光刻機 3400C
圖表2：光刻膠旋轉涂敷于晶圓上
光刻膠是光刻工藝的核心材料
光刻膠又稱光致抗蝕劑，它是指由感光樹脂、增感劑和溶劑三種主要成分構成的對光敏感的混合液體。
展開 案例分享 | CFD仿真在半導體制造工藝過程中的應用
半導體生產設備的氣流分析
Hirata公司對用于生產半導體的EFEM（設備前端模塊）進行了一系列分析（圖2）。
圖 2:
EFEM用于先前的半導體生產工藝（上）
EFEM的分析示例，顯示速度矢量和云圖（下）
在整個晶圓制造過程中，EFEM用于將晶圓從FOUP（Front-Opening Unified Pod，包含數十個晶圓的容器）轉移到制造設備。“用于半導體生產的空間必須絕對的干凈。空間越大，保持清潔的成本就越高。為了解決這個問題，我們采用了“微環境”的概念，僅在晶片的周圍保持清潔度。” Mr.Matsumura解釋說。EFEM使用微環境的概念來轉移晶圓。半導體器件的制造工藝包括七個階段，可以分為100多個步驟。EFEM用于許多階段，包括構圖、蝕刻和離子束注入，來轉移晶圓并保持晶圓周圍空間清潔。一個說明性的示例是連接到EFEM的蝕刻設備，連接到一個稱為加載端口的接口。當將FOUP放在裝載端口上時，端口將打開或關閉FOUP，從而使EFEM承載系統將晶片分配到蝕刻設備。
向客戶介紹N2的密度分布
Hirata公司進行了流量分析，研究EFEM中的氮擴散。
為了避免晶片氧化，EFEM配備了氮氣吹掃功能，用氮氣填充FOUP內部。
大量氮泄漏到周圍環境可能對操作人員有害。
展開 案例分享 | CFD仿真在半導體制造工藝過程中的應用
半導體生產設備的氣流分析
Hirata公司對用于生產半導體的EFEM（設備前端模塊）進行了一系列分析（圖2）。
圖 2:
EFEM用于先前的半導體生產工藝（上）
EFEM的分析示例，顯示速度矢量和云圖（下）
在整個晶圓制造過程中，EFEM用于將晶圓從FOUP（Front-Opening Unified Pod，包含數十個晶圓的容器）轉移到制造設備。“用于半導體生產的空間必須絕對的干凈。空間越大，保持清潔的成本就越高。為了解決這個問題，我們采用了“微環境”的概念，僅在晶片的周圍保持清潔度。” Mr.Matsumura解釋說。EFEM使用微環境的概念來轉移晶圓。半導體器件的制造工藝包括七個階段，可以分為100多個步驟。EFEM用于許多階段，包括構圖、蝕刻和離子束注入，來轉移晶圓并保持晶圓周圍空間清潔。一個說明性的示例是連接到EFEM的蝕刻設備，連接到一個稱為加載端口的接口。當將FOUP放在裝載端口上時，端口將打開或關閉FOUP，從而使EFEM承載系統將晶片分配到蝕刻設備。
向客戶介紹N2的密度分布
Hirata公司進行了流量分析，研究EFEM中的氮擴散。
為了避免晶片氧化，EFEM配備了氮氣吹掃功能，用氮氣填充FOUP內部。
大量氮泄漏到周圍環境可能對操作人員有害。
展開 流量控制器在半導體加工工藝化學氣相沉積（CVD）的應用
薄膜沉積是在半導體的主要襯底材料上鍍一層膜。這層膜可以有各種各樣的材料，比如絕緣化合物二氧化硅，半導體多晶硅、金屬銅等。用來鍍膜的這個設備就叫薄膜沉積設備。薄膜制備工藝按照其成膜方法可分為兩大類：物理氣相沉積(PVD)和化學氣相沉積（CVD），其中CVD工藝設備占比更高。
化學氣相沉積(Chemical Vapor Deposition 簡稱CVD) 是利用氣態或蒸汽態的物質在氣相或氣固界面上發生反應生成固態沉積物的過程。
化學氣相沉積過程分為三個重要階段：反應氣體向基體表面擴散、反應氣體吸附于基體表面、在基體表面上發生化學反應形成固態沉積物及產生的氣相副產物脫離基體表面。最常見的化學氣相沉積反應有:熱分解反應、化學合成反應和化學傳輸反應等。
在半導體CVD工藝中，通常會使用一種或多種前體氣體，這些氣體在反應室中通過化學反應產生固態薄膜材料，然后沉積在半導體晶片表面。CVD工藝可以通過熱CVD、等離子CVD、金屬有機CVD等不同的方式來實現。
其中常見的氣體包括：二氧化硅前體氣體（如二氧化硅醚、氯硅烷）、氮氣、氨氣、硅源氣體（如三甲基硅烷、三氯硅烷）、氫氣等。對于不同的前體氣體，需要能夠精確地控制其流量，以確保反應的準確性和穩定性。
比如：在典型的 MOCVD 設置中，位于單獨溶液室中的液態金屬有機前驅體根據需要進行溫和加熱，噴射或鼓泡以溶解前驅體氣體，并通過高純度載氣（通常是氮氣或氫氣）通過流量控制器輸送到 MOCVD 反應器中。受控閃蒸器。該輸送管線的溫度受到精確控制，以避免前體在引入 MOCVD 反應器之前發生冷凝或過早反應。
展開 半導體封裝工藝為什么要測量氮氫混合氣體中的氫氣濃度？
在半導體技術快速發展的背景下，封裝工藝已成為影響電子器件性能和可靠性的關鍵環節。它不僅為脆弱的芯片提供物理保護，還承擔著電氣連接、散熱與環境隔離等重要功能。在這一復雜而精密的制造過程中，多種工藝氣體被廣泛應用，其中氮氫混合氣因其獨特的物化特性，成為多個封裝工序中不可或缺的氣體材料。
然而，氫氣的易燃易爆屬性也為生產安全帶來嚴峻挑戰。如何在高效利用氮氫混合氣的同時，嚴格控制氫濃度、預防泄漏與燃爆風險，已成為半導體封裝企業必須面對的核心安全問題。
一、氮氫混合氣體在半導體封裝工藝中的關鍵應用
氮氫混合氣通常由氮氣（N?）和氫氣（H?）按特定比例配制而成。氮氣化學性質穩定，常用于形成惰性氣氛，防止高溫工藝中的氧化現象；而氫氣具有較強的還原性，可有效去除芯片表面的氧化層，改善金屬層質量及焊接效果。兩者結合，在多個封裝環節發揮協同作用。
芯片焊接保護
在芯片與基板通過焊料連接的過程中，需在高溫環境下進行，此時芯片金屬表面極易氧化，導致虛焊或連接強度下降。通入適當比例的氮氫混合氣體，可形成局部還原性氣氛，抑制氧化并提高焊點浸潤性，從而顯著提升焊接良率與器件可靠性。
退火工藝
封裝過程中的退火處理用于釋放晶圓內部應力、穩定金屬薄膜結構。氮氫混合氣在此過程中既作為保護氣氛防止二次氧化，也借助氫氣的還原能力進一步清除殘留氧化物，提升界面質量。
化學氣相沉積（CVD）
在某些介質層或鈍化層的化學氣相沉積工藝中，氮氫混合氣可作為反應氣源或載氣。通過調控氫氮比例，可影響成膜速率、結構與成分，從而制備出如氮化硅等高品質薄膜。
表面處理與清洗
在封裝前道工序中，晶圓或芯片表面可能吸附有機物、微粒或自然氧化層，使用含氫的混合氣體可實施還原性清洗，恢復金屬表面活性，提高后續工藝的兼容性。
展開 ASML、IMEC聯合研發第二代EUV光刻機 3nm工藝的救星？
如今這項研究才剛剛開始，所以新一代EUV光刻工藝問世時間還早，此前ASML投資20億美元入股蔡司公司，目標就是合作研發NA=0.5的物鏡系統，之前公布的量產時間是2024年，這個時間點上半導體公司的制程工藝應該可以到3nm節點了。
來源：Expreview超能網
東進世美肯正在開發2nm半導體工藝核心材料 High NA光刻膠
High NA EUV是被稱為新一代半導體曝光設備的設備，被譽為2納米以下超細微工藝必備的設備。繼國內首次量產全部依賴于進口的半導體EUV PR后，將挑戰新一代PR材料的國產化。
根據韓媒ETNews報道，東進世美肯最近制定了High NA EUV PR開發路線圖。將從今年下半年啟動研發，目標是最快在2025年上半年完成技術開發。公司計劃在荷蘭半導體設備公司ASML的High NA EUV設備大規模生產之前完成PR開發。
PR是在晶圓上繪制半導體電路的曝光工藝用核心材料。在晶圓上涂布后，經過曝光作業，性質就會發生變化，將成為電路圖案的底色。EUV用PR尤其是在繪制高分辨率圖案時，是必需的材料。到目前為止，雖然全部依賴于從日本等海外進口，但東進世美肯去年曾首次成功實現EUV PR的國產化。采用純韓國自有技術，成功開發出了2019年作為日本出口管制三大品種之一的光刻膠，引起業界廣泛關注。目前正在向三星電子供貨。
新挑戰的新產品是配合“High NA EUV”設備的新一代EUV PR材料。High NA EUV是將展現集光能力的鏡頭開口數(NA)從原來的0.33提高到0.55的設備，是能夠繪制超細電路圖案的關鍵設備。三星電子、SK海力士、TSMC、英特爾等尖端半導體企業都決定從ASML引進該設備。ASML是世界上唯一一家能夠提供EUV設備和新一代High NA EUV設備的企業。
ASML預計明年出貨首臺High NA EUV設備。據悉，2026-2027年將實現大規模量產。東進世美肯在High NA EUV市場正式爆發前完成相關PR產品商業化，為搶占市場打下鋪墊。
東進世美肯推進多種High NA EUV的PR開發流程。
展開 2021年半導體市場分析: 芯片缺貨何時休? 制程工藝將走向何方?
半導體工藝的走向如何？
芯片產品結構有何變遷？
投資熱點是什么？
展望中國市場的未來，代工企業的發展趨勢如何？
中美關系的影響如何？
2021年6月底，Gartner研究副總裁盛陵海向電子產品世界等媒體做了詳細的分析。
盛陵海 Gartner研究副總裁
一
全球芯片制造市場態勢
01
缺貨的原因及何時結束
最近整個半導體產業經歷了20年以來最為嚴重的缺貨情況。造成缺貨的原因既包含偶然因素，也有必然因素。
偶然因素是過去發生的中美貿易摩擦、華為囤貨和一些工廠的關閉。其中f，中美貿易糾紛導致一些國內企業進行了備貨；市場出現缺貨后，很多大型公司也提升了庫存需求，這就造成了整個需求量大大超過可以提供的產能。
必然因素是在整個半導體的周期中，大約每兩三年會產生1個周期，而目前正處于供不應求的高峰周期。在2年前的2019年是供過于求，也是整個半導體市場下滑的時間點。再往前推的2年——2017年則是高峰。通常半導體公司在高峰時期會進行大量投資，投資產出的2年后則又產生供過于求的情況。
在“供過于求”的周期間，即2019年—2020年上半年，考慮到新冠疫情的影響，很多半導體公司降低甚至延遲了投資。因此，從整個投資周期來看，2021年當下產能的增加是前2年投資所產生的。
展開 [科普]新一代碳化硅材料汽車功率半導體
最近汽車半導體非常火熱，很多朋友特別感興趣新一代碳化硅材料汽車功率半導體。今天就和小星一起來聊一下碳化硅材料在汽車功率半導體和電動汽車當中的應用吧。
↑汽車功率半導體晶圓
什么是半導體
所謂半導體其實就是大家身邊電子設備里的集成電路芯片。那么說到芯片就要說一下它的基礎材料（襯底材料）。我們目前身邊最常看到的芯片，不管是手機處理器，還是電腦里的CPU。其使用的基礎材料都是硅Si。那么為什么要使用硅作為最常見半導體的基礎材料呢？
首先硅元素在地球上的儲量是非常大的，僅次于氧元素。其實說白了就是這些芯片都源自沙子（二氧化硅SiO2）。并且硅元素和大部分硅的穩定化合物都是無毒的。這樣對應硅的半導體工藝可以獲得更大的產量和良品率。同時生產過程中對人員和環境的保護也比較容易實現。
↑汽車功率半導體
另一非常重要的因素，硅的氧化物二氧化硅非常非常的穩定。二氧化硅可以很容易的在硅的基礎上通過半導體工藝氧化得到。這時候得到的不再是沙子，而是類似玻璃的均勻隔離層。既有良好的絕緣特性又可以很好的控制其尺寸和厚度。
那么為什么要重點控制其尺寸和厚度呢？因為二氧化硅材料就是用來制作大規模集成電路中基礎單元開關管MOSFET柵極的材料。平常芯片工藝說的是28nm或者22nm，這個非常非常小的納米級尺寸就是特征線寬。特征線寬的一個非常重要表征就是柵寬（柵極寬度）。
↑電動汽車水冷電機逆變器
電動汽車的功率電子
電動汽車中需要使用大量的功率電子器件。據豐田汽車統計，功率電子器件用量在電動汽車中占到所有半導體器件的25%。電動汽車上就有很多非常粗的橙色功率電纜，用鮮亮的顏色提醒需要謹防高壓。另一個是功率等級高了近50倍。這么高的功率等級使得功率控制器必須采用水冷冷卻才能正常工作。水冷的電機逆變器為了在內部流出水道體積非常大。
展開 Intel的3D堆疊能否為摩爾定律續命？
Intel的7nm工藝遲遲沒有進展，而AMD卻搶先發布了第一款基于7nm的處理器。當然，Intel也不會坐以待斃，最近發布了基于3D堆疊芯片的新架構Foveros，在采訪中更是坦言摩爾定律還有很多空間值得挖掘。本文將分析3D堆疊架構對于Intel以及未來處理器市場的重要影響。
More Moore與More than Moore
隨著摩爾定律經過數十載的發展，目前片上晶體管的尺寸已經離技術極限不遠。這意味著按照摩爾定律進一步縮減晶體管特征尺寸的難度越來越大。于是，半導體工藝下一步發展走到了十字路口。
在過去摩爾定律的黃金時期，其背后的邏輯是：半導體行業需要以一個合適的速度增長以實現利潤的最大化。隨著制程的進化，同樣的芯片的制造成本會更低，因為單位面積晶體管數量提升導致相同的芯片所需要的面積縮小。所以制程發展速度如果過慢，則意味著芯片制作成本居高不下，導致利潤無法擴大。因此，摩爾定律背后的終極推動力其實是經濟因素。同時，隨著半導體特征尺寸下降，芯片的性能也會上升，因此縮小晶體管的特征尺寸可謂是一舉兩得。
然而，隨著半導體工藝接近極限，進一步做小特征尺寸越來越貴，在16nm節點時半導體廠商紛紛引入了FinFET和multi-pattern技術，在減小特征尺寸的同時卻也大大增加了半導體工藝的成本；到了7nm又要開始引入EUV，甚至到了5nm以下的節點FinFET也不夠用了有可能需要使用更新一代的Gate-all-around器件，這又回進一步提升成本。因此，現在的新半導體工藝僅僅是在出貨量足夠大的時候才能賺回高昂的成本，這也是現在只有少部分公司有能力和決心使用最新半導體工藝的原因。換句話說，特征尺寸繼續縮小的經濟推動力在目前7nm的節點已經較小。
另一方面，甚至性能上的推動力也不如以往。
展開 