流片的案例
有關流片驗證的一些看法
如果用流片（Tape Out）作為芯片驗證的節(jié)點，則可分為流片前驗證和流片后驗證。
流片前驗證，叫做 Pre-Silicon驗證，是指基于各種仿真平臺 （FPGA，PXP，HAPS，ZeBU 等）和 Bit File 驗證芯片的功能、性能、功耗是否滿足設計目標，為流片做準備。
流片后驗證，叫做 Post-Silicon 驗證，是指 Foundry 已經(jīng)完成工程樣片的制作，工程團隊拿到了工程樣片，并對工程樣片進行驗證，以確定樣片是否符合設計目標，為芯片量產(chǎn)做準備。
流片時，需規(guī)劃好工程 Wafer 釋放策略。
以 TSMC 為例。通常，根據(jù) SoC 的規(guī)模和 Die Size 等因素，公司與 TSMC 談好每次流片的工程 Wafer 數(shù)量，比如 25片 工程Wafer，這些工程 Wafer 的費用包含在流片費用中。考慮到大多數(shù)芯片做不到一次流片直接量產(chǎn)，所以要規(guī)劃這 25 片工程 Wafer 的用法，至少需考慮以下需求：
（1）有足夠的工程芯片用于測試驗證；
（2）為 Metal Fix 預留工程 Wafer；
（3）縮短芯片驗證時間；
（4）工程故障；
（5）具體項目的需求。比如，在滿足以上需求的前提下，預留盡可能多的工程Wafer用于量產(chǎn)。
以 12nm FFC SoC 為例，假設該 SoC 涉及50個模塊，芯片 Die Size 為 30mm^2，采用12英尺Wafer，MFU 為 95%，算下來一片 Wafer 可生產(chǎn) 2K 顆芯片，假設良率（Yield）為 85%，即 CP 和FT 篩掉 15%，可擬定的工程Wafer策略如圖一。
圖一 某芯片工程Wafer策略
解釋該表前，先熟悉一些概念。
芯片結(jié)構(gòu)如大樓，至少包括選材質(zhì)（Corner），打基地（Base Layer）。
展開 華為麒麟990處理器明年初流片：7nm EUV工藝
麒麟980將成為華為還有榮耀接下來中高端手機的標配處理器，不過華為已經(jīng)在設計新一代的麒麟990處理器了，將使用臺積電的7nm EUV工藝，預計明年初流片。在先進芯片研發(fā)上，華為確實舍得砸錢，爆料稱光是流片費用就要3000萬美元。
來自業(yè)內(nèi)人士@手機晶片達人的爆料稱，麒麟990處理器目前正在使用臺積電的7nm Plus EUV工藝設計中，預計在明年Q1季度流片。他還提到華為在芯片研發(fā)上的決心很強，7nm EUV工藝流片一次的費用就要3000萬美元，華為毫不手軟。
華為麒麟980目前使用的是臺積電7nm工藝，官方代號是N7，明年則會升級到N7+，也就是7nm EUV工藝，最大特點就是上了EUV光刻機，晶體管密度再提升20%，功耗降低10%，至于7nm EUV的性能，之前的說法是要么沒提升（相對7nm），要么提升非常有限，也就10%左右的變化，這還只是晶體管層級的，不代表處理器性能提升也有這么多。
臺積電7nm EUV工藝的變化也使得麒麟990以及蘋果A13在內(nèi)的處理器面臨挑戰(zhàn)，通過工藝優(yōu)勢提高性能不太容易，要想提高性能還需要從架構(gòu)、設計上改變，目前麒麟980使用的是Cotex-A76+A55的CPU、Mali-G76 MP10 GPU，還有雙NPU，不過還不是自研架構(gòu)的，應該還是寒武紀IP核心。
由于ARM尚未發(fā)布更新一代的CPU架構(gòu)，麒麟990應該還是8核A76+A55架構(gòu)，不過頻率可能會繼續(xù)提升一下，GPU架構(gòu)不變的話規(guī)模應該會增加，麒麟980這一代的GPU重點在能效提升，絕對性能相比A12以及未來的驍龍8150、Exynos 9820沒有優(yōu)勢，華為的麒麟處理器升級也有類似Tick-Tokc的戰(zhàn)略，麒麟980重點是工藝升級，麒麟990重點是設計升級了。
展開 臺積電：7nm EUV芯片首次流片成功 5nm明年試產(chǎn)
全球一號代工廠臺積電宣布了有關極紫外光刻(EUV)技術(shù)的兩項重磅突破，一是首次使用7nm EUV工藝完成了客戶芯片的流片工作，二是5nm工藝將在2019年4月開始試產(chǎn)。今年4月開始，臺積電第一代7nm工藝(CLN7FF/N7)投入量產(chǎn)，蘋果A12、華為麒麟980、高通“驍龍855”、AMD下代銳龍/霄龍等處理器都正在或?qū)褂盟圃欤栽谑褂脗鹘y(tǒng)的深紫外光刻(DUV)技術(shù)。
而接下來的第二代7nm工藝(CLNFF+/N7+)，臺積電將首次應用EUV，不過僅限四個非關鍵層，以降低風險、加速投產(chǎn)，也借此熟練掌握ASML的新式光刻機Twinscan NXE。
7nm EVU相比于7nm DUV的具體改進公布得還不多，臺積電只說能將晶體管密度提升20％，同等頻率下功耗可降低6-12％。
如今在7nm EUV工藝上成功完成流片，證明了新工藝新技術(shù)的可靠和成熟，為后續(xù)量產(chǎn)打下了堅實基礎。
臺積電沒有透露這次流片成功的芯片來自哪家客戶，但是想想各家和臺積電的合作關系，其實不難猜測。
7nm之后，臺積電下一站將是5nm(CLN5FF/N5)，將在多達14個層上應用EUV，首次全面普及，號稱可比初代7nm工藝晶體管密度提升80％從而將芯片面積縮小45％，還可以同功耗頻率提升15％，同頻功耗降低20％。
2019年4月，臺積電的5nm EUV工藝將開始風險性試產(chǎn)，量產(chǎn)則有望在2020年第二季度開始，正好滿足后年底各家旗艦新平臺。
臺積電5nm工藝的EDA設計工具將在今年11月提供，因此部分客戶應該已經(jīng)開始基于新工藝開發(fā)芯片了。
隨著半導體工藝的急劇復雜化，不僅開發(fā)量產(chǎn)新工藝的成本大幅增加，開發(fā)相應芯片也越來越費錢，目前估計平均得花費1.5億美元，5nm時代可能要2-2.5億美元。
展開 聚焦 | 三星3nm GAA芯片流片成功，性能優(yōu)于臺積電的3nm FinFET？
6月29日晚間，據(jù)外媒報道，三星宣布其基于柵極環(huán)繞型 (Gate-all-around，GAA) 晶體管架構(gòu)的3nm工藝技術(shù)已經(jīng)正式流片（Tape Out）。一直以來，三星與臺積電一直在先進工藝上競爭，據(jù)介紹，與5nm制造工藝相比，三星的3nm GAA技術(shù)的邏輯面積效率提高了35%以上，功耗降低了50%，性能提高了約30%，而且GAA架構(gòu)性能也優(yōu)于臺積電的3nm FinFET架構(gòu)。
相較傳統(tǒng) FinFET 溝道僅 3 面被柵極包覆，GAA 若以納米線溝道設計為例，溝道整個外輪廓都被柵極完全包裹，代表柵極對溝道的控制性更好。
與Synopsys合作完成流片
要完成GAA架構(gòu)，需要一套不同于臺積電和英特爾使用的 FinFET 晶體管結(jié)構(gòu)的設計和認證工具，因此三星與新思科技（Synopsys）合作，采用了Fusion Design Platform的物理設計套件（PDK）。三星早在2019年5月就公布了3nm GAA工藝的物理設計套件標準，并 2020 年通過工藝技術(shù)認證，這次雙方聯(lián)合驗證了該工藝的設計、生產(chǎn)流程。
流片也是由Synopsys 和三星代工廠合作完成的，旨在加速為 GAA 流程提供高度優(yōu)化的參考方法。
參考設計流程包括一個集成的、支持golden-signoff的 RTL 到 GDSII 設計流程以及golden-signoff產(chǎn)品。設計流程還包括對復雜布局方法和布局規(guī)劃規(guī)則、新布線規(guī)則和增加的可變性的支持。
展開 
三星宣布：3nm成功流片！
6月29日，據(jù)外媒最新報道，三星宣布，3nm制程技術(shù)已經(jīng)正式流片!
據(jù)悉，三星的3nm制程采用的是GAA架構(gòu)，性能上完勝臺積電的3nm FinFET架構(gòu)!
據(jù)報導，三星在3nm制程的流片進度是與新思科技合作完成的，目的在于加速為GAA 構(gòu)的生產(chǎn)流程提供高度優(yōu)化的參考方法。而因為三星的3 nm制程采用不同于臺積電或英特爾所采用的 FinFET 的架構(gòu)，而是采用 GAA 的結(jié)構(gòu)。在此情況下，三星需要新的設計和認證工具，因此采用了新思科技的 Fusion Design Platform。
三星半導體設計技術(shù)團隊副總裁 Sangyun Kim 表示，三星半導體是推動下一階段產(chǎn)業(yè)創(chuàng)新的核心。所以，三星將藉由不斷進行的技術(shù)制程發(fā)展，以滿足專業(yè)和廣泛市場應用不斷增長的需求。
展開 國產(chǎn)GPU已實現(xiàn)軍用飛機ATI芯片替代 景嘉微下代GPU流片成功
在JM7000之后，景嘉微公司還在研發(fā)新一代高性能GPU芯片，該公司昨天發(fā)布公告稱下一款GPU芯片JM7200已經(jīng)完成流片、封裝工作，目前已經(jīng)順利完成基本的功能測試，測試結(jié)果符合設計要求。
景嘉微JM7200 GPU芯片的詳情還未知，不過該公司上半年的年報中提到下一代GPU芯片在產(chǎn)品性能和工藝設計較前代產(chǎn)品將會有大幅度的提升，而早前的資料中提到JM7200還是28nm工藝制程。
此外，JM7200 GPU芯片除了會用于軍工等行業(yè)之外，該公司還會進軍消費級桌面市場，稱JM7200能夠滿足高端嵌入式應用以及信息安全計算機桌面應用的需求，有望率先用于黨政軍辦公電腦——用來玩游戲不用想了，做個辦公電腦還是有可能的。
展開 干貨｜降低芯片流片失敗風險的"七種武器"
肯定是不夠；從產(chǎn)品定義，設計，驗證，后端，流片，封裝，測試，每個環(huán)節(jié)都可能引入風險；這些“武器”只是能降低風險一些手段，但是遠不能100%消除；”陣而后戰(zhàn)，兵法之常，運用之妙，存乎一心“。芯片研發(fā)本身是一個實踐的科學，只有把這些武器和實際中遇到的問題結(jié)合起來，迭代上升，在實踐中完善，梳理，沉淀這些“武器”運用和流程，才是最終才能是真正解決問題之道。
上海兆芯新CPU成功流片，對標英特爾i5
而兆芯下一代開先KX-6000系列處理器已成功流片，其基于更先進的16nm工藝，主頻高達3.0GHz，兼容x86指令集及SSE4.2、AVX2等擴展指令集。開先KX-6000系列處理器單芯片集成4/8個CPU核心，內(nèi)存控制器，PCIe控制器、SATA控制器及USB控制器等，擁有4MB/8MB高速緩存，支持DDR4-3200速率內(nèi)存，兼容PCIe 3.0并支持SATA Gen3和USB 3.1等標準，性能與Intel i5處理器看齊，實現(xiàn)對國際先進水準的加速追趕。
如何判斷一個芯片是否侵權(quán)？
芯片企業(yè)的合作大致可以分為自己流片和非自己流片兩類：
1.自己流片
（1）芯片設計企業(yè)完整設計整顆芯片，但芯片中的部分IP外采；
（2）芯片設計企業(yè)進行系統(tǒng)、架構(gòu)、規(guī)格定義，實際的芯片研發(fā)過程通過委托芯片設計服務實現(xiàn)；
（3）芯片設計全套知識產(chǎn)權(quán)來源于外部采購，企業(yè)不參與芯片前期的定義工作，直接購買其他企業(yè)芯片的設計文件、GDS文件、光罩文件。
2.非自己流片
（1）芯片設計企業(yè)將自己研發(fā)的某款芯片與另一功能的外采Die進行合封，以實現(xiàn)某一芯片的綜合功能；
（2）直接購買其他芯片企業(yè)的Die貼牌。
（二）芯片溯源的盡調(diào)分析
1.獲取芯片的知識產(chǎn)權(quán)真實情況
目標是可靠溯源公司芯片產(chǎn)品的知識產(chǎn)權(quán)情況，重點關注各要素之間的勾稽關系：
（1）研發(fā)—流片—測試—出售，四個環(huán)節(jié)的芯片是一致的；警惕以下情形：公司存在全套的研發(fā)數(shù)據(jù)，但是實際流片的芯片仍是授權(quán)的IP；公司有研發(fā)和流片的記錄，但是提供的不是自己芯片的測試數(shù)據(jù)；公司研發(fā)、流片、測試的芯片都是自己的，但因為供應鏈、可靠性、失效等原因，對外出售的芯片依舊是貼牌的；
（2）"研發(fā)團隊背景&構(gòu)成&規(guī)模"VS"芯片功能模塊、開發(fā)時間、性能指標"是合理的；
（3）研發(fā)資金投入“VS“人員、知識產(chǎn)權(quán)外采等要素投入”是匹配的。
具體的盡調(diào)方式如下：
一是來源于公司管理技術(shù)人員的訪談，訪談內(nèi)容包括芯片產(chǎn)品定義，開發(fā)整體過程和關鍵節(jié)點，設計團隊成員構(gòu)成，IP、GDS、Mask授權(quán)、die采購等要素投入及對成本的影響。
二是公司本身的歷史文檔、信息的復核，重點包括設計環(huán)節(jié)、供應鏈環(huán)節(jié)、財務盡調(diào)三個維度。
展開 IC求職面試全介紹，看完拿offer就穩(wěn)了
（這個“也”很微妙）
IC修真院的項目是流片項目，我們本身是有設計服務業(yè)務，所以實訓階段是流片成功的SOC項目。
你可以了解一個SOC芯片從設計到送往流片的全過程，具備直接入崗工作的能力。
至于MCDF，屬于設計的虛擬項目，簡單，設計看起來比較容易，從學習語法的角度是足夠的，但并不能算得上項目經(jīng)驗。
目前大多數(shù)高校學生都很難接觸到流片項目，很大原因還是流片太貴，周期太長，像是西電、成電、南科大這類學校才搞得起。
學校里能做的更多還是FPGA項目，這也就造成了很多科班學生畢業(yè)之后先做了FPGA的崗位，做了不久就想著往前端設計轉(zhuǎn)了。
五、目前市面上可選擇的芯片公司有哪些？
想去外企可以考慮：
Nvdia，AMD，Qualcom，NXP，ARM，IDT，Micron，Cadence，Synopys，TI，ADI，Marvell…
想去國內(nèi)一線IC大廠，可以考慮：
海思，豪威，匯頂，聯(lián)發(fā)科，中興，展銳，瀾起，兆易創(chuàng)芯，卓勝微，芯原，復旦微，華大，普瑞，海光，圣邦微，艾為，樂鑫...
想去最近幾年成立的初創(chuàng)類企業(yè)博一把財務自由的，可以考慮：
奕斯偉，壁仞科技，地平線（汽車AI），燧原（AI），Zeku，曦智，沐曦…
以上就是私信里高頻出現(xiàn)的問題，希望可以幫到大家，如果有更多問題，再次歡迎聯(lián)系我們，我們會給到專業(yè)的建議和回復。
展開 從無到有，做好一顆芯片要幾步？
芯片制造
芯片制造是將芯片從圖紙變成實物的關鍵一步，但在芯片量產(chǎn)之前還有個重要步驟就是流片，也就是人們常說的試生產(chǎn)。
流片之于芯片開發(fā)者，相當于考試之于學生，學生“聞考變色”，芯片開發(fā)者“聞流片變色”。究其原因在于，流片失敗的代價太過嚴重，一次流片失敗往往意味著幾百萬甚至上千萬的損失以及至少半年市場機遇的錯失。不少初創(chuàng)型芯片企業(yè)就因流片失敗而消失在茫茫芯片產(chǎn)業(yè)長河里。而造成流片失敗的原因也是千奇百怪，可能只是VDD和GND裝反了，也可能是wet clean配錯了液，總之任何一個小疏忽都可能導致流片失敗。
言歸正傳，那芯片制造到底又有多少步驟，為啥能讓企業(yè)“聞流片變色”？據(jù)了解，一條芯片生產(chǎn)線大約涉及2000-5000道工序，筆者可能無法面面俱到得全部介紹，因此只能介紹一些關鍵步驟。
展開 
LS-DYNA | SPH算法模擬自然破片戰(zhàn)斗部命令流及k文件 ￥80
內(nèi)容包括：
TrueGrid命令流
k文件
提供后期答疑，可添加qq：1772619227
微信公眾號：戰(zhàn)斗部
S-ALE流固耦合算法在戰(zhàn)斗部自然破片模擬中的應用 ￥6
01模型背景及簡介
自然破片戰(zhàn)斗部是破片殺傷戰(zhàn)斗部的重要形式，它主要是在高能炸藥爆炸作用下，戰(zhàn)斗部殼體膨脹、斷裂破碎而形成的大量高速破片，利用破片的高速撞擊，引燃和引爆作用毀傷目標，從而用于殺傷敵人有生力量、無裝甲或者輕型裝甲車輛、飛機、雷達、以及導彈等武器裝備。其優(yōu)點是自然破片戰(zhàn)斗部的殼體既可以充當容器又形成了殺傷元素，材料的利用率高。
已知某戰(zhàn)斗部殼體尺寸：外徑D=240mm,壁厚h=7mm,長度L=800mm（本算例利用S-ALE關鍵字生成歐拉域，用戶僅需要輸入X、Y、Z節(jié)點信息即可，求解器根據(jù)用戶輸入信息自動生成ALE網(wǎng)格，具有求解速度快，K文件存儲體積小的優(yōu)點，具體可參見筆者之前的文章）。通過仿真模型的建立，研究自然破片成形過程和速度穩(wěn)定情況，下圖為戰(zhàn)斗部殼體1/4模型：
02建模流程及關鍵字解讀
（1）利用Hypermesh作為網(wǎng)格前處理工具，從任一CAD軟件中導入中間格式，對其劃分網(wǎng)格，這里先劃分殼體端面網(wǎng)格，由2D生成3D體網(wǎng)格，可得到純六面體網(wǎng)格，下圖為Hypermmesh前處理得到的模型：
2）從Hypermesh中選擇Ls-Dyna求解器導出K文件，打開Ls-prepost,讀取k文件，可以根據(jù)實際情況對K文件及part進行重新命名，我這里模型簡單，就不重新命名。
（3）接下來就是材料、狀態(tài)方程、單元界面屬性、邊界條件、初始條件、求解控制、輸出控制等關鍵字編寫。
展開 芯片測試：一個萌發(fā)中的“隱形賽道”
隨著芯片設計行業(yè)的迅速發(fā)展，大量芯片類型被設計了出來，但其中只有很少的一部分會進行大規(guī)模流片，很多芯片仍停留在設計階段。這就意味著，大量的芯片測試需求實際是沒有得到滿足的。
獨立第三方芯片測試公司則能夠根據(jù)客戶需求，定制化的推出測試服務，滿足客戶對于芯片功能、性能和品質(zhì)等多方面的嚴苛要求。在測試過程中，客戶還能夠根據(jù)獨立測試公司的反饋，及時調(diào)整芯片設計思路，避免大規(guī)模流片造成的浪費。
從商業(yè)模式考量，傳統(tǒng)封測公司與獨立第三方測試公司存在明顯差異。傳統(tǒng)封測公司更注重封裝產(chǎn)量，是一種偏重資產(chǎn)的制造業(yè)公司；獨立測試公司更加看重用戶體驗，實際上是以用戶感受為主的服務型公司。
由于兩者迥然的模式差異，因此我們很難用一方去替代另一方，芯片制造需要能夠大規(guī)模封測的企業(yè)，同樣也需要能夠提供差異化服務的獨立第三方測試公司。
隨著第三次半導體產(chǎn)業(yè)轉(zhuǎn)移，中國已經(jīng)逐漸成為世界上最核心的集成電路制造國家。在產(chǎn)能逐步攀升的同時，實則需求也在日益多樣化，這為獨立第三方測試企業(yè)提供了生長的土壤。
與傳統(tǒng)一體化封測廠商相比，獨立第三方檢測廠商具備三重優(yōu)勢。
首先，獨立第三方測試廠商不參與芯片制造的其他流程，因此不存在立場上的傾斜，關于芯片設計、流片、封裝的一切潛在問題，都可以給出客觀公正的建議，用一種更加專業(yè)化的方式幫助中國芯片企業(yè)發(fā)展。
其次，芯片測試已經(jīng)呈現(xiàn)逐漸高端化的趨勢，具有技術(shù)含量高、知識密集的特點，傳統(tǒng)封測企業(yè)很難有足夠的資金和精力去應對行業(yè)的更替。獨立第三方測試企業(yè)所聚焦的顆粒化更細，能夠?qū)Ｗa(chǎn)業(yè)最前沿，進一步的推動中國芯片行業(yè)的發(fā)展。
同時，封裝與測試對研發(fā)人員的要求也完全不同，傳統(tǒng)封測企業(yè)更注重封裝工藝制程的研究，而獨立第三方測試公司則專長在于軟件和硬件的結(jié)合。
展開 新思科技EDA+IP+HAV全棧解決方案，全面助力Arm發(fā)布首款自研AGI CPU
這些工具廣泛用于復雜高性能計算平臺的開發(fā)流程，支持在先進制程節(jié)點上實現(xiàn)良好的可擴展性和流片驗證的成功實踐，從而幫助客戶實現(xiàn)更快的設計迭代周期。
2.新思科技流片驗證的接口 IP 加速開發(fā)進程，降低集成風險
新思科技與 Arm 正持續(xù)深化合作，對雙方的 IP 解決方案進行協(xié)同優(yōu)化。新思科技經(jīng)硅驗證、完整的 IP 解決方案有助于加速接口子系統(tǒng)的開發(fā)，降低集成風險，縮短產(chǎn)品量產(chǎn)路徑，并提升芯片管理效率。
3.新思科技軟件定義的硬件輔助驗證實現(xiàn)硅前軟件信心與系統(tǒng)級驗證
作為業(yè)內(nèi)性能領先的仿真與原型驗證平臺，新思科技的軟件定義硬件輔助驗證（HAV）解決方案有助于加速驗證與軟件開發(fā)進程。新思科技 ZeBu? Server 5 結(jié)合經(jīng)預驗證的新思科技 IP?HAV 解決方案，在芯片就緒之前即可提供所需的速度、精度和真實性，用于 IP 啟動以及系統(tǒng)功能與功耗驗證，并確保按計劃推進。此外，新思科技 HAPS? 原型驗證系統(tǒng)支持廣泛的軟件開發(fā)和系統(tǒng)級性能驗證應用場景，并可廣泛訪問新思科技接口協(xié)議工具包，覆蓋多新思科技接口 IP，進一步幫助加速驗證流程并縮短產(chǎn)品上市時間。
隨著 AGI CPU 的發(fā)布，新思科技對 Arm Total Design 生態(tài)系統(tǒng)的支持持續(xù)深化。雙方將繼續(xù)展開合作，加速定芯片的開發(fā)，并降低 Neoverse 計算子系統(tǒng)的設計復雜度。
關于新思科技
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是從芯片到系統(tǒng)工程解決方案的全球領導者，助力客戶加速創(chuàng)新，打造由人工智能驅(qū)動的產(chǎn)品。我們提供業(yè)內(nèi)領先的芯片設計、IP 核、仿真與分析解決方案以及設計服務。新思科技與來自廣泛各個行業(yè)的客戶緊密合作，最大化其研發(fā)能力與生產(chǎn)效率，激勵今天的創(chuàng)新，以激發(fā)未來無限創(chuàng)意，讓明天更有新思。
展開 