銅互聯的案例
半導體設備系列：薄膜生長設備，國產突破可期
芯片器件用使用Al Pad PVD用于其后道金屬互聯，提供電子信號、微鏈接等作用。Al Pad物理氣相沉積系統作為集成電路工藝中的一道重要工序，主要應用于Bond pad和Al interconnect工藝。
公司于2015年推出eVictor A830 Al Pad物理氣相沉積系統（配置8個工藝模塊，可據客戶需求多樣化配臵）。該設備目前已進入等國內、國外一線廠商，被應用于 90~28nm制程產線，更先進制程正加速驗證。2018年北方華創Al Pad PVD成功進駐上海集成電路研發中心。
銅互聯（CuBS）PVD已在客戶獲得放量訂單。
金屬銅可以降低互連線電阻率，因此銅互聯技術被廣泛使用。北方華創是02轉向“14-7nm CuBS多工藝腔室集成裝備研發及產業化”項目執行單位。根據招投標統計，公司銅互聯PVD已經實現突破，打破AMAT在該領域的壟斷，極大打開公司在 PVD領域的目標市場。
12英寸氮化硅沉積設備導入下游龍頭企業。
展開 半導體，我們離開美國制造，能照樣轉嗎？
盛美半導體的 CMP 設備主要用于后段封裝的 65-45nm 銅互聯工藝。 杭州眾硅是新成立的一家公司，由中電科 45 所中的 CMP技術專家創業建立?？偟膩砜矗c應用材料等國際先進水平仍然有較大差距。
（12）測試機：美國可被完全替代
測試設備包括測試機、探針臺和分選機。測試機主要包括美國泰瑞達、日本愛德萬和美國 Xcerra，其中美國泰瑞達占約一半市場份額，泰瑞達與愛德萬合占約 90%市場份額。泰瑞達與愛德萬的測試機互有優劣勢，泰瑞達強在 SOC 測試和 RF 測試，而愛德萬在數字信號測試和 Memory 測試方面占據優勢。 總的來看，愛德萬可以完全替代泰瑞達。
測試機美國日本共同壟斷
國產設備中，測試機方面，北京華峰和長川科技在低端分立器件測試機方面憑成本優勢實現了國產替代，在中端的模擬器件、混合信號測試方面，有一定的競爭力。高端 SOC測試機、 Memory 測試機和 RF 測試機等，國內目前還缺少相關產品。
（12）探針臺：日本產品占據絕大部分市場
探針臺分全自動、半自動和手動探針臺， 日本東京精密和東京電子合占約 90%左右市場份額，美國幾乎沒有相關產品。
探針臺被日本壟斷
國產品牌中，深圳矽電有 12 寸晶圓全自動探針臺產品，中電 45 所有 8 英寸探針臺產品，但在實際量產中，仍是以日本的產品為主，國內產品與國外產品之間在穩定性、精度方面仍有差距。
（13）分選機：美國領先，但可被替代
分選機份額最大的是美國 Cohu，占約 40%市場份額，美國 Cohu 的分選機包括平移式、中立下滑是、線式和轉塔式，布局全面，而且高低溫的控制技術全球領先，對于汽車芯片等對溫度控制要求很高的測試， Cohu 的分選機有較大優勢。
日本的 Epson 在平移式分選機中有一定份額。
展開 干貨 | 一文讀懂 Intel 先進封裝技術
在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。
混合鍵合技術可以將互聯間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯密度，并獲得比底部填充膠更好的熱性能。當然，混合鍵合技術需要新的制造、清潔和測試方法。
為什么更小的間距會更有吸引力？
Intel 正在轉向Chiplet的設計思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術將它們集成在一個封裝內；然后，通過Chiplet技術，更小的區塊擁有單獨的 IP，并且可以重復使用，這是一種非常優秀的技術，可根據特定客戶的獨特需求定制產品。
Chiplet 技術改變了芯片到芯片的互聯， 更多的芯片間互聯需要更高的互聯密度，因此需要從傳統的凸點焊接轉向混合鍵合。
此外，我們面對另一個挑戰，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進行。現在有更多的芯片需要放置，能否在一次只放置一個芯片的基礎上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術。
Intel 正在積極與法國原子能委員會電子與信息技術實驗室 CEA-LETI 合作，研究一次能夠放置多個芯片，同時進行確定性快速放置，拾取并放置更多芯片。
自組裝過程中，芯片能夠將自身恢復到最低能量狀態，你只需要讓它足夠接近，到最低限度的能量狀態會自己組裝、放置到位，是一種自組裝機制。這是 Intel 與 CEA-LETI 一起進行的研究。
我們已經將混合鍵合、自組裝技術添加到先進封裝技術的 Roadmap 中。
展開 一文讀懂 Intel 先進封裝技術
混合鍵合技術可以將互聯間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯密度，并獲得比底部填充膠更好的熱性能。當然，
混合鍵合技術
需要新的制造、清潔和測試方法。
為什么更小的間距會更有吸引力？
Intel 正在轉向Chiplet的設計思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術將它們集成在一個封裝內；然后，通過Chiplet技術，更小的區塊擁有單獨的 IP，并且可以重復使用，這是一種非常優秀的技術，可根據特定客戶的獨特需求定制產品。
Chiplet 技術改變了芯片到芯片的互聯， 更多的芯片間互聯需要更高的互聯密度，因此需要從傳統的凸點焊接轉向混合鍵合。
此外，我們面對另一個挑戰，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進行。現在有更多的芯片需要放置，能否在一次只放置一個芯片的基礎上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術。
Intel 正在積極與法國原子能委員會電子與信息技術實驗室 CEA-LETI 合作，研究一次能夠放置多個芯片，同時進行確定性快速放置，拾取并放置更多芯片。
自組裝過程中，芯片能夠將自身恢復到最低能量狀態，你只需要讓它足夠接近，到最低限度的能量狀態會自己組裝、放置到位，是一種自組裝機制。這是 Intel 與 CEA-LETI 一起進行的研究。
我們已經將混合鍵合、自組裝技術添加到先進封裝技術的 Roadmap 中。
接下來，我將分享可擴展性軸(Z)上的內容，圖1的Z軸，代表可擴展性， Co-EMIB技術就在這一象限內。
展開 
混合鍵合，未來的主角！
通過混合鍵合，這些觸點被鏈接導通，Memory和CMOS就在垂直方向實現了互聯。
Source: 長江存儲官網
按照Frauebhofer研究所的說法，混合鍵合的優勢有三：
更短的互聯距離：不僅不需要用引線互相聯通，也無需用TSV穿過整個CMOS層，僅僅通過連接后道的銅觸點就可以實現互聯
更高的互聯密度：銅觸點的面積非常小，相比直徑百微米的錫球和TSV，混合鍵合工藝中的銅觸點的pitch size甚至都不足10微米，無疑可以實現更高的互聯密度
更低的成本：毫無疑問，針對每顆DIE單獨進行互聯需要更多的時間，通過晶圓鍵合可以實現大面積高密度的互聯，對產能的提升的貢獻是飛躍性的！自然，生產成本也可以得以降低
除了先前提到的BSI，諸如micro LED和CMOS進行混合鍵合的案例也是存在的。最新的研究中，甚至有將micro LED在小尺寸晶圓上制作完成后，分切成獨立的DIE重新粘接到一張12寸晶圓上與CMOS 12寸晶圓進行混合鍵合互聯的做法，可見其工藝兼容性是非常優秀的。
展開 智芯文庫 | 一文讀懂 Intel 先進封裝技術
在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。
混合鍵合技術可以將互聯間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯密度，并獲得比底部填充膠更好的熱性能。當然，混合鍵合技術需要新的制造、清潔和測試方法。
為什么更小的間距會更有吸引力？
Intel 正在轉向Chiplet的設計思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術將它們集成在一個封裝內；然后，通過Chiplet技術，更小的區塊擁有單獨的 IP，并且可以重復使用，這是一種非常優秀的技術，可根據特定客戶的獨特需求定制產品。
Chiplet 技術改變了芯片到芯片的互聯， 更多的芯片間互聯需要更高的互聯密度，因此需要從傳統的凸點焊接轉向混合鍵合。
此外，我們面對另一個挑戰，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進行?，F在有更多的芯片需要放置，能否在一次只放置一個芯片的基礎上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術。
Intel 正在積極與法國原子能委員會電子與信息技術實驗室 CEA-LETI 合作，研究一次能夠放置多個芯片，同時進行確定性快速放置，拾取并放置更多芯片。
自組裝過程中，芯片能夠將自身恢復到最低能量狀態，你只需要讓它足夠接近，到最低限度的能量狀態會自己組裝、放置到位，是一種自組裝機制。這是 Intel 與 CEA-LETI 一起進行的研究。
我們已經將混合鍵合、自組裝技術添加到先進封裝技術的 Roadmap 中。
接下來，我將分享可擴展性軸(Z)上的內容，圖1的Z軸，代表可擴展性， Co-EMIB技術就在這一象限內。
展開 