大型FPGA芯片的案例
從模塊到芯片和系統(tǒng)：大型FPGA芯片設(shè)計(jì)全面的電源噪聲簽核分析【今日16:00直播】
11月4日，Ansys官方『從模塊到芯片和系統(tǒng)：大型FPGA芯片設(shè)計(jì)全面的電源噪聲簽核分析』研討會(huì)為您展開(kāi)介紹從模塊到芯片到系統(tǒng)的全鏈路動(dòng)態(tài)電源完整性驗(yàn)證流程提供Ansys電源可靠性的分析方案等，感興趣的下滑預(yù)約學(xué)習(xí)??
時(shí)間：11月4日（星期二），16：00-17：00
內(nèi)容簡(jiǎn)介：
介紹了對(duì)于大型的先進(jìn)FinFET工藝FPGA芯片，從模塊到芯片到系統(tǒng)的全鏈路動(dòng)態(tài)電源完整性驗(yàn)證流程，針對(duì)大型模擬頂層的設(shè)計(jì)，提供Ansys電源可靠性的分析方案。
講師：
林漪婷 | Ansys應(yīng)用工程師
主要負(fù)責(zé)芯片內(nèi)模擬混合信號(hào)設(shè)計(jì)電源可靠性分析的技術(shù)支持，支持Totem，Pathfinder-SC，Diakopto等工具在芯片模擬設(shè)計(jì)的應(yīng)用并提供電源完整性的驗(yàn)證和優(yōu)化方案。
形式：線上
費(fèi)用：免費(fèi)
掃碼立即報(bào)名
(web: https://s.jishulink.com/O6BGbO)
- -THE END- -
技術(shù)鄰簡(jiǎn)介：
技術(shù)鄰，是一家深耕工科制造業(yè)領(lǐng)域逾二十年的專業(yè)技術(shù)平臺(tái)。
我們的服務(wù)覆蓋力學(xué)、機(jī)械、材料、航空、交通運(yùn)輸、電子電氣、通信、化工、能源、船舶、冶金、建筑土木、水利測(cè)繪等眾多專業(yè)方向。以CAE仿真為特色和入口，在結(jié)構(gòu)、流體、電磁、熱動(dòng)力學(xué)、工藝、聲、光及加工工藝等領(lǐng)域，擁有深厚的專家資源和項(xiàng)目經(jīng)驗(yàn)。累計(jì)幫助1200+企業(yè)解決制造業(yè)研發(fā)困擾，100萬(wàn)+工程師提升專業(yè)能力。
面向企業(yè)：我們提供精準(zhǔn)的項(xiàng)目導(dǎo)航培訓(xùn)、深度的項(xiàng)目技術(shù)分析與高效的項(xiàng)目二次開(kāi)發(fā)服務(wù)，致力于成為企業(yè)研發(fā)創(chuàng)新路上最可靠的技術(shù)智庫(kù)與實(shí)戰(zhàn)伙伴，助力企業(yè)研發(fā)能力提升。
展開(kāi) 活動(dòng)預(yù)告 | Ansys官方11月網(wǎng)絡(luò)研討會(huì)安排
從芯片到系統(tǒng)、從光學(xué)設(shè)計(jì)到材料仿真，我們將帶您探索前沿技術(shù)的最新進(jìn)展，歡迎報(bào)名參與，共同開(kāi)啟11月的仿真學(xué)習(xí)之旅！
11月精彩直播內(nèi)容搶先看：
11月4日 從模塊到芯片和系統(tǒng)：大型FPGA芯片設(shè)計(jì)全面的電源噪聲簽核分析
11月5日 Ansys Lumerical 最新功能解析與微環(huán)調(diào)制器的設(shè)計(jì)和優(yōu)化
11月11日 Ansys 超彈性橡膠材料仿真分析
Ansys 2025年度系列網(wǎng)絡(luò)研討會(huì)已登錄Ansys數(shù)字資源中心（v.ansys.com），所有直播均可免費(fèi)報(bào)名參與，更可隨時(shí)回看點(diǎn)播內(nèi)容，歡迎大家前往報(bào)名參會(huì)。（點(diǎn)擊下方“立即報(bào)名”可進(jìn)入該活動(dòng)頁(yè)面進(jìn)行報(bào)名）
* 已舉辦的直播活動(dòng)點(diǎn)播內(nèi)容已上架Ansys數(shù)字資源中心（v.ansys.com），您可前往平臺(tái)觀看所有回放，隨時(shí)隨地暢享精彩內(nèi)容。
11月4日 | 從模塊到芯片和系統(tǒng)：大型FPGA芯片設(shè)計(jì)全面的電源噪聲簽核分析
時(shí)間：11月4日（星期二），16:00 - 17:00
講師：
林漪婷 | Ansys 應(yīng)用工程師
主要負(fù)責(zé)芯片內(nèi)模擬混合信號(hào)設(shè)計(jì)電源可靠性分析的技術(shù)支持，支持Totem，Pathfinder-SC，Diakopto等工具在芯片模擬設(shè)計(jì)的應(yīng)用并提供電源完整性的驗(yàn)證和優(yōu)化方案。
內(nèi)容簡(jiǎn)介：將介紹對(duì)于大型的先進(jìn)FinFET工藝FPGA芯片，從模塊到芯片到系統(tǒng)的全鏈路動(dòng)態(tài)電源完整性驗(yàn)證流程，針對(duì)大型模擬頂層的設(shè)計(jì)，提供Ansys電源可靠性的分析方案。
立即報(bào)名：https://v.ansys.com.cn/live/wlVGpyNX?
展開(kāi) 網(wǎng)絡(luò)研討會(huì) | 本周及下周直播活動(dòng)預(yù)告
近日，Ansys 2025年度系列網(wǎng)絡(luò)研討會(huì)——11月活動(dòng)預(yù)告已發(fā)布，本月將帶來(lái)以下主題：芯片設(shè)計(jì)，材料仿真以及Ansys Lumerical。所有直播均免費(fèi)報(bào)名參加，不僅能搶先了解Ansys最新功能與應(yīng)用，還能與專家在線互動(dòng)，獲得即時(shí)答疑。（點(diǎn)擊下方圖片可進(jìn)入活動(dòng)頁(yè)面進(jìn)行報(bào)名）
* 此外，已舉辦的研討會(huì)回放均已上線Ansys數(shù)字資源中心（v.ansys.com），您可隨時(shí)隨地觀看往期內(nèi)容，暢享精彩干貨。
11月 第一周（2場(chǎng)）
1. 從模塊到芯片和系統(tǒng)：大型FPGA芯片設(shè)計(jì)全面的電源噪聲簽核分析
時(shí)間：11月4日（星期二），16:00 - 17:00
內(nèi)容簡(jiǎn)介：將介紹對(duì)于大型的先進(jìn)FinFET工藝FPGA芯片，從模塊到芯片到系統(tǒng)的全鏈路動(dòng)態(tài)電源完整性驗(yàn)證流程，針對(duì)大型模擬頂層的設(shè)計(jì)，提供Ansys電源可靠性的分析方案。
立即報(bào)名：https://v.ansys.com.cn/live/wlVGpyNX?source=jishulink
2. Ansys Lumerical 最新功能解析與微環(huán)調(diào)制器的設(shè)計(jì)和優(yōu)化
點(diǎn)擊圖片立即報(bào)名
時(shí)間：11月5日（星期三），16:00 - 17:00
內(nèi)容簡(jiǎn)介：將介紹 Ansys Lumerical 2025 R2 最新功能，包括多 GPU 增強(qiáng)，RCWA 求解器增強(qiáng)等功能，同時(shí)將會(huì)帶來(lái)微環(huán)調(diào)制器的仿真優(yōu)化全流程介紹。
立即報(bào)名：https://v.ansys.com.cn/live/FCxFReDk?source=jishulink
11月 第二周（1場(chǎng)）
1.
展開(kāi) AI芯片可能只是FPGA的附庸
臺(tái)積電則使用其優(yōu)異的布線，來(lái)微縮芯片尺寸和加快速度，而不是一味追求最小硅間閘和金屬間閘（metal pitch or interconnects），進(jìn)行可能威脅順利量產(chǎn)的微縮。
英特爾也深知晶圓代工這個(gè)領(lǐng)域與臺(tái)積電競(jìng)爭(zhēng)無(wú)異于自殺，與臺(tái)積電合作是雙贏之路。因此英特爾的FPGA大部分仍然由臺(tái)積電代工。
FPGA已經(jīng)不是FPGA，更接近于ASIC
不是短期盈利無(wú)望，而是長(zhǎng)期盈利無(wú)望，賣身給FPGA廠家肯定是最明智的選擇。在大部分人眼里，FPGA缺乏技術(shù)含量，純粹靠專利建立起護(hù)城河，FPGA只是個(gè)軀殼，算法才是靈魂。是深鑒讓FPGA獲得靈魂。果真如此的話，那估值就不是3億美元。實(shí)際上聲稱有能力做機(jī)器學(xué)習(xí)算法的公司據(jù)說(shuō)超過(guò)3000家，而大規(guī)模生產(chǎn)FPGA的獨(dú)立廠家全球僅Xilinx一家。
算法應(yīng)該說(shuō)像人的視覺(jué)系統(tǒng)，FPGA則是人的大腦和軀殼。現(xiàn)在的FPGA早已不是當(dāng)年的簡(jiǎn)單地把寄存器和LUT整合在一起的白紙了，而是越來(lái)越像ASIC，或者說(shuō)SoC。現(xiàn)在的FPGA都包含了復(fù)雜的接口資源，收發(fā)器資源，存儲(chǔ)器資源，有些則直接加入了多個(gè)ARM內(nèi)核。
展開(kāi) 
干貨 | CPU、GPU、FPGA、ASIC等AI芯片特性及對(duì)比
ASIC芯片：是專用定制芯片，為實(shí)現(xiàn)特定要求而定制的芯片。除了不能擴(kuò)展以外，在功耗、可靠性、體積方面都有優(yōu)勢(shì)，尤其在高性能、低功耗的移動(dòng)端。谷歌的TPU、寒武紀(jì)的MLU，地平線的BPU都屬于ASIC芯片。谷歌的TPU比CPU和GPU的方案快30-80倍，與CPU和GPU相比，TPU把控制縮小了，因此減少了芯片的面積，降低了功耗。
四種架構(gòu)將走向哪里？
眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)習(xí)和Web 服務(wù)的規(guī)模卻在指數(shù)級(jí)增長(zhǎng)。
人們使用定制硬件來(lái)加速常見(jiàn)的計(jì)算任務(wù)，然而日新月異的行業(yè)又要求這些定制的硬件可被重新編程來(lái)執(zhí)行新類型的計(jì)算任務(wù)。
將以上四種架構(gòu)對(duì)比，GPU未來(lái)的主攻方向是高級(jí)復(fù)雜算法和通用性人工智能平臺(tái)，其發(fā)展路線分兩條走：一是主攻高端算法的實(shí)現(xiàn)，對(duì)于指令的邏輯性控制要更復(fù)雜一些，在面向需求通用的AI計(jì)算方面具有優(yōu)勢(shì)；二是主攻通用性人工智能平臺(tái)，GPU的通用性強(qiáng)，所以應(yīng)用于大型人工智能平臺(tái)可高效完成不同的需求。FPGA更適用于各種細(xì)分的行業(yè)，人工智能會(huì)應(yīng)用到各個(gè)細(xì)分領(lǐng)域。
ASIC芯片是全定制芯片，長(zhǎng)遠(yuǎn)看適用于人工智能。現(xiàn)在很多做AI算法的企業(yè)也是從這個(gè)點(diǎn)切入。因?yàn)樗惴◤?fù)雜度越強(qiáng)，越需要一套專用的芯片架構(gòu)與其進(jìn)行對(duì)應(yīng)，ASIC基于人工智能算法進(jìn)行定制，其發(fā)展前景看好。類腦芯片是人工智能最終的發(fā)展模式，但是離產(chǎn)業(yè)化還很遙遠(yuǎn)。
幾個(gè)品牌的SOC及域控制器做的還是不錯(cuò)的，尤其是基于NVIDIA Xavier以及前期PX2等芯片的開(kāi)發(fā)。國(guó)內(nèi)大部分企業(yè)的應(yīng)用比較集中在Xavier平臺(tái)和Linux系統(tǒng)，尤其是新勢(shì)力造車企業(yè)，而傳統(tǒng)車企更青睞TI、瑞薩等半導(dǎo)體公司的智能AI芯片以及QNX系統(tǒng)。
展開(kāi) 聚焦芯片：GPU,CPU,SOC,DSP,FPGA,ASIC,MCU,MPU，GPP，ECU等都是什么？
DSP（數(shù)字信號(hào)處理芯片）是一類特殊的CPU，采用了上面說(shuō)的哈佛結(jié)構(gòu)，且存在專用的硬件算法電路和專門的尋址模式。它具有通用芯片設(shè)計(jì)的靈活性，但在實(shí)時(shí)運(yùn)算過(guò)程中很少變化，因此特化了業(yè)務(wù)流程的性能（記錄和計(jì)算過(guò)程）。就像是某個(gè)辦理“外匯存取”的專業(yè)柜臺(tái)會(huì)部署一些特化的柜員和流程。DSP對(duì)于專用信號(hào)（視頻編解碼，通訊信號(hào)）的處理能力遠(yuǎn)遠(yuǎn)的優(yōu)于一般CPU。當(dāng)然普通柜臺(tái)也可以處理展業(yè)柜臺(tái)的業(yè)務(wù)，但性價(jià)比就很差了，如果需求很多開(kāi)設(shè)專門的柜臺(tái)就變得有意義，這些還是和客戶需求有關(guān)。用DSP處理專門的信號(hào)流常具有執(zhí)行時(shí)間可控，芯片性價(jià)比高等優(yōu)點(diǎn)。
講完了通用芯片，定制芯片也有兩個(gè)主要方向，FPGA和ASIC。兩者核心的區(qū)別就是固化程度。FPGA仍然具有一定的靈活性（但遠(yuǎn)遜于通用芯片），而ASIC則是完成固化的設(shè)計(jì)（也存在和FPGA類似的部分編輯的產(chǎn)品存在）。類似可以編程的ATM機(jī)和完全固化的ATM機(jī)，兩者區(qū)別最大的維度還是成本和功耗。
FPGA最早是從專用集成電路發(fā)展而來(lái)的半定制化的可編程電路，是高端的CPLD (Complex Programmable Logic Device復(fù)雜可編程邏輯器件)。FPGA可以實(shí)現(xiàn)一個(gè)DSP, GPU甚至是CPU的功能，就像之前說(shuō)的把柜員業(yè)務(wù)固化為ATM機(jī)操作流程一樣。但不是說(shuō)FPGA可以代替CPU，這是設(shè)計(jì)目的上的大方向差異，反復(fù)強(qiáng)調(diào)。
FPGA是一堆邏輯門，通過(guò)硬件描述語(yǔ)言HDL把它轉(zhuǎn)成電路連接，從最基本的邏輯門層面上連接成電路。雖然看起來(lái)像一塊CPU，其實(shí)是完全硬件實(shí)現(xiàn)的。根據(jù)一個(gè)固定的模式來(lái)處理輸入的數(shù)據(jù)然后輸出。
展開(kāi) 一文讀懂嵌入式FPGA所有貓膩，改變芯片設(shè)計(jì)方式豈是鬧著玩的
通常在FPGA中，配置位從外部閃存加載。
對(duì)于嵌入式FPGA，它是相同的，因?yàn)閹缀跛械腟oC都有一個(gè)從外部閃存引導(dǎo)的ARM／ARC ／MIPS等處理器。同樣的閃存用于存儲(chǔ)嵌入式閃存的配置位。
可編程邏輯塊接收輸入并將輸出發(fā)送到互連網(wǎng)絡(luò)，該互連網(wǎng)絡(luò)允許從FPGA架構(gòu)中的任意邏輯塊可編程地進(jìn)行連接。互連結(jié)構(gòu)同樣也由配置位編程。互連結(jié)構(gòu)通常是FPGA架構(gòu)的主體。
嵌入式FPGA的主要區(qū)別是互連結(jié)構(gòu)的設(shè)計(jì)。最佳互連使用較小的面積和較少的金屬層，同時(shí)提供資源的高利用率。
與FPGA芯片不同，嵌入式FPGA中沒(méi)有PHY／SERDES／PLL。嵌入式FPGA中有一個(gè)I／O環(huán)，但它是真正簡(jiǎn)單的數(shù)字互連到芯片的其余部分。嵌入式FPGA有成百上千的互連，它們可以在芯片內(nèi)全速運(yùn)行。這種I／O寬度和帶寬的增加是將FPGA嵌入到芯片的巨大優(yōu)勢(shì)。
嵌入式FPGA內(nèi)部之構(gòu)建任意規(guī)模和結(jié)構(gòu)的陣列
當(dāng)中的一個(gè)復(fù)雜問(wèn)題是客戶需要各種規(guī)模和結(jié)構(gòu)的嵌入式FPGA，并且人人都希望在使用芯片前可以在硅片中驗(yàn)證IP塊。
例如，在16nm中，客戶可能希望僅需要幾百個(gè)可編程邏輯的LUT就可以讓快速可重構(gòu)控制邏輯運(yùn)行在1GHz；而在同一進(jìn)程中的另一客戶可能想要50K－100K個(gè)LUT作為數(shù)據(jù)中心處理器加速器。如何能夠滿足這些客戶最少的設(shè)計(jì)投資和上市時(shí)間？
Flex Logix使用平鋪構(gòu)造塊的方法。首先，使用上述方法設(shè)計(jì)4個(gè)EFLX IP核。每個(gè)IP核都是一個(gè)獨(dú)立的FPGA，但它們也可以陣列化，提供大約75個(gè)EFLX陣列，從100 個(gè)LUT到122．5K個(gè)LUT，以及任何邏輯／DSP的混合。
每個(gè)EFLX IP核都有額外的頂層互連，允許IP核自動(dòng)連接到周圍的IP核，使大型陣列的規(guī)模為NxN。
展開(kāi) AI、“云”都需要芯片技術(shù)基礎(chǔ)，「菲數(shù)科技」以FPGA布局運(yùn)算加速產(chǎn)業(yè)
很多做云數(shù)據(jù)中心技術(shù)的人，把FPGA稱為“萬(wàn)能芯片”。
FPGA（Field Programmable Gate Array）即“現(xiàn)場(chǎng)可編程門陣列”，是指一切通過(guò)軟件手段更改、配置器件內(nèi)部連接結(jié)構(gòu)和邏輯單元，完成既定設(shè)計(jì)功能的數(shù)字集成電路。如果門電路的規(guī)模足夠大，FPGA通過(guò)編程可以實(shí)現(xiàn)任意芯片的邏輯功能，例如ASIC、DSP甚至PC處理器等。
2015年，英特爾以167億美元收購(gòu)了全球第二大FPGA芯片制造廠商Altera，讓許多人開(kāi)始去了解FPGA在未來(lái)的發(fā)展趨勢(shì)，而英特爾當(dāng)時(shí)對(duì)未來(lái)五年數(shù)據(jù)中心格局的判斷是，2020年CPU+FPGA異構(gòu)計(jì)算將占據(jù)云數(shù)據(jù)中心市場(chǎng)的1/3。
36氪近日接觸到的FPGA芯片研發(fā)團(tuán)隊(duì)「菲數(shù)科技」， 希望通過(guò)開(kāi)發(fā)FPGA技術(shù)，并將其運(yùn)用到云數(shù)據(jù)中心、人工智能等計(jì)算需求大的場(chǎng)景。
菲數(shù)目前主要開(kāi)發(fā)異構(gòu)加速解決方案，產(chǎn)品形態(tài)主要分為兩類：硬件加速板卡以及FPGA IP。硬件加速板卡的銷售，包括板卡本體以及相應(yīng)的云開(kāi)發(fā)環(huán)境；FPGA IP的銷售則提供菲數(shù)整套深度學(xué)習(xí)解決方案，包括板卡、FPGA IP（內(nèi)核模塊）方案以及用戶API（用戶應(yīng)用程序編程接口）。
菲數(shù)科技創(chuàng)始人兼CEO王文華告訴36氪，2017年亞馬遜在“云”上用了FPGA技術(shù)，“當(dāng)時(shí)這個(gè)技術(shù)火了以后，BAT等國(guó)內(nèi)互聯(lián)網(wǎng)企業(yè)也開(kāi)始注意到或是開(kāi)始進(jìn)入這個(gè)市場(chǎng)。”
同樣作為AI以及云技術(shù)常用的硬件GPU，從功能上來(lái)講其運(yùn)算方式更貼近與應(yīng)用軟件，且在高性能計(jì)算環(huán)境下優(yōu)于FPGA，FPGA的優(yōu)勢(shì)在于延遲短、功耗低、擴(kuò)展性強(qiáng)、做解決方案的時(shí)候更靈活，且在通訊行業(yè)有技術(shù)積累，就像聯(lián)網(wǎng)版的GPU，并擁有更多開(kāi)放硬件接口。
王文華表示，FPGA目前在異構(gòu)加速領(lǐng)域的應(yīng)用主要分為兩類，一類是以微軟為代表的企業(yè)級(jí)應(yīng)用，一類是以亞馬遜為代表的云上應(yīng)用。
展開(kāi) 從芯片到船舶：通過(guò)HFSS突破大型系統(tǒng)求解挑戰(zhàn)
仿真大型系統(tǒng)電磁（EM）發(fā)射示例：EMI暗室中的觸摸屏電視面板
在前面帶有連接器和線纜的PCB示例中，可以對(duì)PCB應(yīng)用Phi網(wǎng)格劃分技術(shù)，連接器和線纜則使用3D-optimal TAU網(wǎng)格剖分器。此外，還有一個(gè)優(yōu)點(diǎn)是，不同的網(wǎng)格劃分技術(shù)可以使用HPC資源并行運(yùn)行。HFSS網(wǎng)格融合功能的另一個(gè)優(yōu)勢(shì)是，局部應(yīng)用網(wǎng)格劃分技術(shù)時(shí)，組件的網(wǎng)格容差由其自身尺寸決定，而不是由整個(gè)電磁系統(tǒng)的尺寸決定。
HFSS網(wǎng)格融合功能沿用與之前相同的 “電磁感知” 自適應(yīng)網(wǎng)格劃分技術(shù)并不會(huì)影響精度，因?yàn)槿詈想姶啪仃囀抢妹總€(gè)自適應(yīng)網(wǎng)格步并針對(duì)頻率掃描中的每個(gè)點(diǎn)進(jìn)行求解的。
HFSS網(wǎng)格融合功能為解決更復(fù)雜的綜合電磁系統(tǒng)開(kāi)辟了新的可能性。結(jié)合DMM的先進(jìn)彈性硬件求解器技術(shù)并選擇使用Ansys Cloud訪問(wèn)硬件（從芯片到船舶），利用HFSS和全新HFSS網(wǎng)格融合技術(shù)可以解決無(wú)限挑戰(zhàn)。
展開(kāi) 從芯片到船舶：通過(guò)HFSS突破大型系統(tǒng)求解挑戰(zhàn)
仿真大型系統(tǒng)電磁（EM）發(fā)射示例：EMI暗室中的觸摸屏電視面板
在前面帶有連接器和線纜的PCB示例中，可以對(duì)PCB應(yīng)用Phi網(wǎng)格劃分技術(shù)，連接器和線纜則使用3D-optimal TAU網(wǎng)格剖分器。此外，還有一個(gè)優(yōu)點(diǎn)是，不同的網(wǎng)格劃分技術(shù)可以使用HPC資源并行運(yùn)行。HFSS網(wǎng)格融合功能的另一個(gè)優(yōu)勢(shì)是，局部應(yīng)用網(wǎng)格劃分技術(shù)時(shí)，組件的網(wǎng)格容差由其自身尺寸決定，而不是由整個(gè)電磁系統(tǒng)的尺寸決定。
HFSS網(wǎng)格融合功能沿用與之前相同的 “電磁感知” 自適應(yīng)網(wǎng)格劃分技術(shù)并不會(huì)影響精度，因?yàn)槿詈想姶啪仃囀抢妹總€(gè)自適應(yīng)網(wǎng)格步并針對(duì)頻率掃描中的每個(gè)點(diǎn)進(jìn)行求解的。
HFSS網(wǎng)格融合功能為解決更復(fù)雜的綜合電磁系統(tǒng)開(kāi)辟了新的可能性。結(jié)合DMM的先進(jìn)彈性硬件求解器技術(shù)并選擇使用Ansys Cloud訪問(wèn)硬件（從芯片到船舶），利用HFSS和全新HFSS網(wǎng)格融合技術(shù)可以解決無(wú)限挑戰(zhàn)。
展開(kāi) 從芯片到船舶：通過(guò)HFSS突破大型系統(tǒng)求解挑戰(zhàn)
仿真大型系統(tǒng)電磁（EM）發(fā)射示例：EMI暗室中的觸摸屏電視面板
在前面帶有連接器和線纜的PCB示例中，可以對(duì)PCB應(yīng)用Phi網(wǎng)格劃分技術(shù)，連接器和線纜則使用3D-optimal TAU網(wǎng)格剖分器。此外，還有一個(gè)優(yōu)點(diǎn)是，不同的網(wǎng)格劃分技術(shù)可以使用HPC資源并行運(yùn)行。HFSS網(wǎng)格融合功能的另一個(gè)優(yōu)勢(shì)是，局部應(yīng)用網(wǎng)格劃分技術(shù)時(shí)，組件的網(wǎng)格容差由其自身尺寸決定，而不是由整個(gè)電磁系統(tǒng)的尺寸決定。
HFSS網(wǎng)格融合功能沿用與之前相同的 “電磁感知” 自適應(yīng)網(wǎng)格劃分技術(shù)并不會(huì)影響精度，因?yàn)槿詈想姶啪仃囀抢妹總€(gè)自適應(yīng)網(wǎng)格步并針對(duì)頻率掃描中的每個(gè)點(diǎn)進(jìn)行求解的。
HFSS網(wǎng)格融合功能為解決更復(fù)雜的綜合電磁系統(tǒng)開(kāi)辟了新的可能性。結(jié)合DMM的先進(jìn)彈性硬件求解器技術(shù)并選擇使用Ansys Cloud訪問(wèn)硬件（從芯片到船舶），利用HFSS和全新HFSS網(wǎng)格融合技術(shù)可以解決無(wú)限挑戰(zhàn)。
來(lái)源于：ANSYS
展開(kāi) 
報(bào)名 | 大型SoC全芯片的ESD簽核詳解
Ansys于2022年正式推出基于Seascape分布式大數(shù)據(jù)架構(gòu)的新一代SoC全芯片ESD簽核平臺(tái)Pathfinder-SC，可幫助計(jì)劃、驗(yàn)證和簽核，以及全芯片SoC設(shè)計(jì)的完整性和ESD的穩(wěn)健性。
4月19日，『大型SoC全芯片的ESD簽核詳解』網(wǎng)絡(luò)研討會(huì)即將上線，本次會(huì)議主要介紹Pathfinder-SC的產(chǎn)品特點(diǎn)及如何使用Pathfinder-SC進(jìn)行SoC全芯片的ESD簽核，歡迎SoC后端設(shè)計(jì)工程師，SoC ESD設(shè)計(jì)工程師預(yù)約本次活動(dòng)了解更多詳情。
時(shí)間
4月19日（星期二），16:00-17:00
講師介紹
成捷 | Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理
Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理，主要負(fù)責(zé)Totem/PathFinder/Helic等產(chǎn)品的支持。對(duì)模擬及混合信號(hào)設(shè)計(jì)的功耗、電源完整性、可靠性及電磁串?dāng)_等問(wèn)題有較全面的理解和豐富的經(jīng)驗(yàn)。
展開(kāi) 4/19 大型SoC全芯片的ESD簽核詳解
Ansys于2022年正式推出基于Seascape分布式大數(shù)據(jù)架構(gòu)的新一代SoC全芯片ESD簽核平臺(tái)Pathfinder-SC，可幫助計(jì)劃、驗(yàn)證和簽核，以及全芯片SoC設(shè)計(jì)的完整性和ESD的穩(wěn)健性。
4月19日，『大型SoC全芯片的ESD簽核詳解』網(wǎng)絡(luò)研討會(huì)即將上線，本次會(huì)議主要介紹Pathfinder-SC的產(chǎn)品特點(diǎn)及如何使用Pathfinder-SC進(jìn)行SoC全芯片的ESD簽核，歡迎SoC后端設(shè)計(jì)工程師，SoC ESD設(shè)計(jì)工程師預(yù)約本次活動(dòng)了解更多詳情。
時(shí)間
4月19日（星期二），16:00-17:00
講師介紹
成捷 | Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理
Ansys半導(dǎo)體事業(yè)部技術(shù)支持經(jīng)理，主要負(fù)責(zé)Totem/PathFinder/Helic等產(chǎn)品的支持。對(duì)模擬及混合信號(hào)設(shè)計(jì)的功耗、電源完整性、可靠性及電磁串?dāng)_等問(wèn)題有較全面的理解和豐富的經(jīng)驗(yàn)。
費(fèi)用
免費(fèi)
點(diǎn)擊報(bào)名：https://v.ansys.com.cn/Live/bWQau6Gn?source=jishulink
展開(kāi) 具有大型嵌入式SRAM，用于一般MCU應(yīng)用程序的指紋芯片-P1032BF1
由工采電子代理的指紋芯片 - P1032BF1是一款基于ARM Cortex-M3的單片機(jī)，專為Wi-Fi /藍(lán)牙通信控制而設(shè)計(jì)；能夠?qū)崿F(xiàn)指紋的圖像采集、特征提取、特征比對(duì)，可應(yīng)用于智能鎖；支持大型程序代碼和擁有大型嵌入式SRAM，也可用于一般的MCU應(yīng)用。
P1032BF1是一個(gè)CMOS設(shè)備。輸入信號(hào)上的浮動(dòng)電平導(dǎo)致設(shè)備運(yùn)行不穩(wěn)定，電流消耗異常。上拉或下拉電阻應(yīng)適當(dāng)用于輸入或雙向引腳。
ARMCortex-M3內(nèi)核的預(yù)取部件具有分支預(yù)測(cè)功能，可以預(yù)取分支目標(biāo)地址的指令，使分支延遲減少到一個(gè)時(shí)鐘周期。
Cortex-M3加入了類似于8位處理器的內(nèi)核低功耗模式，支持3種功耗管理模式：通過(guò)一條指令立即睡眠；異常/中斷退出時(shí)睡眠；深度睡眠。使整個(gè)芯片的功耗控制更為有效。
指紋芯片 - P1032BF1特點(diǎn)：
核心：ARM Cortex-M3，較大頻率為96MHz
嵌入式8M位閃存，用于程序代碼和數(shù)據(jù)存儲(chǔ)
128K字節(jié)存儲(chǔ)器
嵌入式LDO，支持從3.3V到5V的電源
嵌入式POR、LVD、WDG
32.768系統(tǒng)PLL和RTC用的68 KHz振蕩器
系統(tǒng)PLL的1到30MHz時(shí)鐘輸入
1至30MHz時(shí)鐘輸入系統(tǒng)鎖相環(huán)
內(nèi)部48MHz工廠修整RC
低功耗:睡眠、深度睡眠模式、為RTC和176Byte備份寄存器提供獨(dú)立電源
帶音量控制的音頻DAC
5通道12位SAR ADC
調(diào)試模式:Serial Wire Debug(SWD)
具備中斷能力的22個(gè)I/O端口
上海山景在指紋芯片領(lǐng)域深耕多年，技術(shù)以及產(chǎn)品方面已經(jīng)很完善，如果想了解更多指紋芯片的技術(shù)應(yīng)用資料，歡迎致電聯(lián)系：133 9280 5792(微信同號(hào))。
展開(kāi) 為Wi-Fi通訊和USB藍(lán)牙通信控制設(shè)計(jì)并支持大型程序代碼的指紋芯片-P1032BF1
由工采電子代理的指紋芯片 - P1032BF1是一款基于ARM Cortex-M3的單片機(jī)，專為Wi-Fi /藍(lán)牙通信控制而設(shè)計(jì)；能夠?qū)崿F(xiàn)指紋的圖像采集、特征提取、特征比對(duì)，可應(yīng)用于智能鎖；支持大型程序代碼和擁有大型嵌入式SRAM，也可用于一般的MCU應(yīng)用。
Cortex-M3加入了類似于8位處理器的內(nèi)核低功耗模式，支持3種功耗管理模式：通過(guò)一條指令立即睡眠；異常/中斷退出時(shí)睡眠；深度睡眠。使整個(gè)芯片的功耗控制更為有效。
P1032BF1是一個(gè)CMOS設(shè)備。輸入信號(hào)上的浮動(dòng)電平導(dǎo)致設(shè)備運(yùn)行不穩(wěn)定，電流消耗異常。上拉或下拉電阻應(yīng)適當(dāng)用于輸入或雙向引腳。
ARMCortex-M3內(nèi)核的預(yù)取部件具有分支預(yù)測(cè)功能，可以預(yù)取分支目標(biāo)地址的指令，使分支延遲減少到一個(gè)時(shí)鐘周期。
指紋鎖除開(kāi)門功能外，一般有增加、刪除和清空指紋功能，高性能的指紋鎖還配有液晶觸摸屏等人機(jī)對(duì)話系統(tǒng)，智能化水平較高，操作也相對(duì)方便并可提供操作引導(dǎo)、查詢使用記錄和內(nèi)置參數(shù)、設(shè)置狀態(tài)等功能。指紋管理功能為：增加指紋、刪除指紋、清空指紋、設(shè)置系統(tǒng)參數(shù)等很多功能，而普通用戶只有開(kāi)門功能。
展開(kāi) 