FPGA編程
關注創建者：郭淼 創建時間：2015-07-24
FPGA編程的實例教程
由于FPGA編程方式簡單，開發周期短，可靠性高，使其在工業控制領域的應用廣泛。
0 引言
步進電機是將電脈沖信號轉變為角位移或線位移的開環控制電機，輸入脈沖總數控制步進電機的總旋轉角度，電機的速度由每秒輸入脈沖數目所決定，因此易實現機械位置的精準控制。而且由于步進電機價格低廉、可控性強等特點，使其在數控機床傳送控制等自動控制領域中得到了廣泛的應用。但隨著技術的發展以及企業生產的要求，步進電機傳統的以單片機等微處理器為核心單元的控制系統暴露出了如下缺點：控制策略單一不利于實現人機交互，而且控制電路復雜、控制精度低、生產成本高，系統穩定性不夠，步進分辨率低、缺乏靈活性，低頻時的振蕩和噪聲大，而且受步進電機機械結構和空間的限制，步進電機的步距角不可能無限的小，難以滿足高精度開環控制的需求。由于FPGA編程方式簡單，開發周期短，可靠性高，使其在工業控制領域的應用越來越廣泛。本文在總結FPGA的分頻技術以及步進電機細分控制原理的基礎上，通過PWM控制技術來提高步進電機的分辨率，仿真和實驗表明，本文采取的措施有效地實現步進電機控制的高效、精確控制。
1 步進電機細分控制原理
步進電機的工作原理如圖1所示，對四相步進電機而言，按照一定的順序對各相繞組通電即可控制電機的轉動。例如，當開關B與電源導通而其他開關斷開時，在磁力線的作用下B相磁極和轉子0，3號對齊;當開關C與電源導通而其他開關斷開時，在磁力線的作用下，轉子轉動，1，4號齒和C相繞組的磁極對齊。同理，依次向A，B，C，D四相繞組供電，電機就會沿著A，B，C，D方向轉動。
為了理解步進電機的不足，還需了解步進電機的步距角。步距角的定義為：
式中：km為步進電機的工作節拍系數;zn為齒數。
展開 對于實際電路的方式又分為擁有特定的芯片，一種是沒有特定的芯片，這就可以使用一些FPGA芯片搭建一些電路進行實際測試的，這需要工程師具備一些電路設計的能力以及FPGA編程的能力，使整個鏈路運行起來，再結合仿真進行“仿測同源”，通過仿真進一步的優化設計，這也涉及到一個人員和成本的問題，當然，對于一些大公司還是具備的；對于一些中型的公司來講，無法通過實際的電路進行驗證，就只能通過ADS這類的工具來進行仿真驗證和評估，如果知道芯片的類型并且有模型，可以針對性的進行特定的仿真，如果不知道芯片的型號或者沒有模型，就使用ADS中的TX_Diff和Rx_Diff元件，在元件可以設定信號的速率、PRBS的碼型、抖動、均衡等參數，然后進行仿真評估；對于一些小公司而言，這就只能憑經驗了。
在以前的文章中介紹過，在獲得了連接器、線纜或者PCB背板的測試或者仿真S參數之后，可以在ADS中非常方便的判斷是否滿足總線或者設計的要求：
本文就和大家分享下在ADS中如何對這類的情況進行仿真分析。無源器件或者無源通道都是用S參數來表征。假設通道使用的S參數如下所示：
在10GHz時，損耗接近-30dB，回波損耗將近-20dB。搭建一個有源仿真通道如下圖所示，采用的IBISAMI是stratix5gx：
單擊F7鍵仿真，獲得的結果如下所示：
從仿真的結果可以看到，結果并不是非常好，這種情況下，可以通過修改配置芯片的均衡或者加重值，看是否能獲得比較好的鏈路性能。雙擊TX_AMI模型，如下圖所示：
在按F7仿真，獲得仿真結果如下所示：
顯然，調整之后的結果非常好。如果調整加重或者均衡到最合適的值之后依然無法滿足要求，那么就說明設計的通道需要再優化。
展開 某型號的PLD內部電路
典型的PLD由一個“與”門和一個“或”門陣列組成，而任意一個組合邏輯都可以用“與一或”表達式來描述，所以，PLD能以乘積和的形式完成大量的組合邏輯功能.這一階段的產品主要有PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。
對于可編程邏輯器件，設計人員可利用價格低廉的軟件工具快速開發、仿真和測試其設計。然后，可快速將設計編程到器件中，并立即在實際運行的電路中對設計進行測試。原型中使用的PLD器件與正式生產最終設備（如網絡路由器、DSL調制解調器、DVD播放器、或汽車導航系統）時所使用的PLD完全相同。這樣就沒有了NRE成本，最終的設計也比采用定制固定邏輯器件時完成得更快。
采用PLD的另一個關鍵優點是在設計階段中客戶可根據需要修改電路，直到對設計工作感到滿意為止。這是因為PLD基于可重寫的存儲器技術--要改變設計，只需要簡單地對器件進行重新編程。一旦設計完成，客戶可立即投入生產，只需要利用最終軟件設計文件簡單地編程所需要數量的PLD就可以了。
某型號PLD外觀
下面以FPGA為例進行介紹PLD的編程原理
編程數據存儲單元以陣列形式分布在FPGA中，編程數據存儲單元陣列結構如圖1所示。存儲單元為5管SRAM結構, 只有一根位線。其中T管為本單元控制門，由字線控制。數據以串行方式移入移位寄存器，而地址移位寄存器順序選中存儲單元的一根字線，當某列字線為高電平時, 該列存儲單元的T管導通，從而與位線接通，在寫信號控制下將數據移位寄存器中一個字的數據通過各列位線寫入該列存儲單元。
編程數據按照一定的數據結構形式組成數據流裝入FPGA中，編程數據流由開發軟件自動生成。
展開 4
秒千兆像素實時處理解決方案
想要達到幾十上百Gbps的數據速率，除了昂貴的ASIC之外，只有基于高端FPGA的圖像采集卡架構才能提供必要的處理性能來克服上述挑戰。這些采集卡擁有遠甚于傳統的預處理步驟，以執行復雜的成像算法，從小波變換一直到深度學習推理和實時壓縮。壓縮是克服PCIe和主機內存帶寬瓶頸的一個強制性功能。
這種高端圖像采集卡的設計本身就是一個挑戰，特別是在涉及利用來自多個圖像區域或多個傳感器的數據的算法的實現時。為了規避可能的瓶頸并實現分布式處理的靈活性，圖像采集卡必須包括功能強大的收發器，足夠的FPGA資源，高機載內存訪問權限和快速DMA卸載引擎。這樣的圖像采集卡通常包括訪問速度為TB/s的FPGA內部存儲器，以及訪問速度為數百GB/s的10+ GB DDR4板載存儲器。
FPGA上實現機器視覺算法通常需要在FPGA編程方面有深入的專業知識。此外，在單個FPGA上實現多攝像機采集和處理需要集成多接口，攝像機協議，多源處理算法，存儲器控制器，I / O端口控制和主機橋。
展開 國家儀器公司設備的靈活性提供了對發動機和試驗設備的完全控制，而mF4LV的先進算法使他們可以快速有效地實現目標
按如下步驟建立自動調節系統的試驗環境：
●發動機和試驗臺控制器（分別連接到發動機和試驗臺傳感器/作動器），包括CompactRIO設備，用FPGA板編程及配置；
●信號從CompactRIO發送到兩臺存儲數據和設置操作參數的主機電腦。阿爾瑪汽車開發的接口提供了便捷的交互系統；
●?mf4lv運行在主機電腦連接到發動機控制器。
發動機在通過負載和旋轉速度確定的穩態工作點工作：傳感器通過CompactRIO向目標PC發送數據。mF4LV與LabVIEW共同驅動發動機控制器（比如ECU系統）以優化選定目標。
測試1 |點火提前標定以得到最大制動轉矩
挑戰
對安裝在一個測試平臺上的真實發動機的火花提前盡可能快地找到最佳校準。
解決方案
對點火提前進行控制以達到最大制動力矩（MBT）。在mF4LV中設置了點火提前角的范圍，它從缸內壓力傳感器接收信號。對信號進行處理，以得到目標并最大化（平均指示壓力，IMEP）。mF4LV使用SIMPLEX算法在10次優化迭代后得到最大扭矩。
測試2 |油膜自動動態補償
挑戰
一定比例的（x值）汽油注入到火花點火發動機的進氣歧管，在進氣道的底部沉積，當蒸發時間過去后，沉積的燃料進入到氣缸。通過實時識別X和TAU值，油膜可以動態補償以預防發動機反應延遲。
解決方案
預期注入面上收集輸出的λ信號越多，補償的比例就越高。因此，當補償“打開”時，信號波形與理想越接近，校準越好。mF4LV能自動映射X和TAU值，建立優化補償策略。
展開 
FPGA編程的相關專題、標簽、搜索
FPGA編程的最新內容
01
芯片
AI芯片主要分為GPU（圖形處理器）、FPGA（現場可編程邏輯門陣列）、ASIC（專用集成電路）三類。其上游實質仍是大家熟知的半導體產業鏈，主要涉及基體材料，制造及封裝材料。
具體來看，基體材料有硅、二氧化硅、砷化鎵、氮化鎵、碳化硅、金剛石...
系統FPGA需要高效的系統編程語言，現可利用OpenCL和C語言以類似軟件的流程來編程。FPGA正在越來越多地取代傳統上ASIC，在小批量、個性化的產品市場方面具有明顯優勢。
在系統類 EDA 領域，EDA 工具可分為 PCB 設計、平板顯示設計、系統仿真工具（Emulation）、CPLD/FPGA 等可編程器件上的電子系統設計。EDA 工程的范疇不斷擴展到下游電子系統應用，如果沒有 EDA 技術的支持，想完成先進的電子系統設計機會是不可能的，反過來，生產制造技術的不斷進步又必將會對 EDA 技術提出新的要求。
FPGA內除了可編程邏輯之外，通常還會集成各種IP，如CPU，DSP，DDR controller等。每家FPGA都有各種配置，根據集成的IP，可編程邏輯的規模，可達到的速度，價格相差極大。
相對于ASIC，FPGA也有一套對應的EDA工具，用于綜合、布局布線、燒錄、調試。如：Synplify，Quartus。
，現場可編程邏輯陣列：為半定制芯片，具備硬件可編程能力，但開發難度大、價格昂貴；
——ASIC，專業集成電路：為實現特定要求而定制的芯片，具有體積小、功耗低、成本低等優點，但靈活性不夠，一次性研發費高、周期長；
按集成度，包括MCU和SoC等：
——MCU，芯片級芯片，一般只含CPU這一個處理器單元，同時集成有存儲、接口單元等；
——SoC，系統級芯片，一般含多個處理器單元，如CPU、
由于其出色的性能和多功能性，FPGA(現場可編程門陣列)吸引了廣泛的企業。此外，即使在部署使用之后，它具有采用新標準和根據特定的應用需求修改硬件的特性。另一方面，“門陣列”與架構中的邏輯門的二維陣列有關。FPGA用于需要復雜的邏輯電路和預期會變化的幾個應用。
半定制邏輯器件經歷了可編程邏輯陣列PLA、可編程陣列邏輯PAL、通用陣列邏輯GAL、復雜可編程邏輯器件CPLD和現場可編程門陣列FPGA的發展過程。其趨勢是集成度和速度不斷提高，功能不斷增強，結構趨于更合理，使用變得更靈活和方便。
設計人員可以利用各種EDA工具和標準的CPLD和FPGA等，設計和自制用戶專用的大規模集成電路。
FPGA在可編程互連結構中組合了可編程／可重配置邏輯塊陣列。在FPGA芯片中，芯片的外緣由GPIO，SERDES和專用PHY（如DDR3 ／ 4）組成。在高級FPGA中，I／O環約占芯片的1／4，架構約占芯片的3／4。“架構”本身在如今的FPGA芯片中大多是互連，其中20－25％的結構面積是可編程邏輯，75－80％是可編程互連。
總歸一句話，FPGA之所以可編程是因為可以通過特殊的01代碼制作成一張張 “真值表”，并將這些“真值表”組合起來以實現大規模的邏輯功能。
不了解FPGA內部結構，就不能明白最終代碼如何變到FPGA里面去的，也就無法深入的了解如何能夠充分運用FPGA。
AMD收購Xilinx案例簡析
項目背景：
1)目標公司
Xilinx為一家全球半導體公司，其主要設計和供應的產品包括半定制電路FPGA (Field Programmable Gate Array)，即可編程邏輯器件，可通過配置執行邏輯和處理任務；基于可編程 FPGA的SoC (System
