旁路電容的案例
【深度干貨】關于旁路電容的深度對話（重量級資料），收藏！
圖4：相同尺寸和不同尺寸的電容的阻抗比較
David:
是的，ESR和ESL是原數值的一半且非常管用。在這些應用中，我所研制的開關調整器的工作頻率大約為1MHz。
Tamara: 在你的情況下，要調整電容的數值以及封裝，以改善對你沒有興趣的那個頻率范圍的旁路網絡。圖4假設我們談論的是相同類型的電容(陶瓷電容)。其它類型的電容—如鉭電容—具有更高的ESR，因此，整個曲線突起。另一方面，有時可能全部要采用鉭電容。
David: 我們現在講講歷史。過去，人們采用他們手上能用的一切元器件。那時，你無法獲得封裝小的100 μF電容，你不得不通過縮短旁路電容器上的引線來改善旁路網絡。當今的大電容的尺寸正逐漸縮小類似于較小電容所具有的尺寸。當你開始認真考慮選擇一只0.1 μF電容時，你肯定選擇0603的封裝，并且，最終會選擇0402封裝的電容(因為我沒有看過0402封裝的電容，我傾向于不采用那些電容)。
Tamara: 按照分級封裝的階梯電容(stepped capacitor)的確切含義來自于賽靈思公司的討論。他們的FPGA被用于各種各樣的應用之中，并且，他們設法測試了所有的條件。因此，他們在高達5Gsps的寬頻帶內需要一種低阻抗電容對電源旁路。另一方面，你需要一種較低帶寬的解決方案。
David: 我的評論全部來自較之于比賽靈思的速度更低的電源應用。你的辯論非常聰明，因為你指的是封裝尺寸，而其他人沒有那么深入的思考。他們通常所，高頻需要小電容，而低頻需要大電容。
Tamara: 啊，真是的，我要臉紅了。
David: 我的旁路事業一直是非常令人厭煩的，因為在大多數時間內，規則就是用0.1 μF電容旁路每一個芯片，那就管用了。
Tamara: 那不僅僅與封裝有關，而且還與布局有關。
David: 絕對正確！我循著電路板上的電流路線，發現電路板上存在電感。
展開 淺談電容原理及作用
淺談電容原理及作用
所謂電容，就是容納和釋放電荷的電子元器件。電容的基本工作原理就是充電放電，當然還有整流、振蕩以及其它的作用。另外電容的結構非常簡單，主要由兩塊正負電極和夾在中間的絕緣介質組成。
作為無源元件之一的電容，其作用不外乎以下幾種：
1、應用于電源電路，實現旁路、去藕、濾波和儲能的作用
1)旁路
旁路電容是為本地器件提供能量的儲能器件，它能使穩壓器的輸出均勻化，降低負載需求。就像小型可充電電池一樣，旁路電容能夠被充電，并向器件進行放電。為盡量減少阻抗，旁路電容要盡量靠近負載器件的供電電源管腳和地管腳。這能夠很好地防止輸入值過大而導致的地電位抬高和噪聲。地彈是地連接處在通過大電流毛刺時的電壓降。
2)去藕
去藕，又稱解藕。從電路來說，總是可以區分為驅動的源和被驅動的負載。如果負載電容比較大，驅動電路要把電容充電、放電，才能完成信號的跳變，在上升沿比較陡峭的時候，電流比較大，這樣驅動的電流就會吸收很大的電源電流，由于電路中的電感，電阻(特別是芯片管腳上的電感，會產生反彈)，這種電流相對于正常情況來說實際上就是一種噪聲，會影響前級的正常工作。這就是耦合。去藕電容就是起到一個電池的作用，滿足驅動電路電流的變化，避免相互間的耦合干擾。將旁路電容和去藕電容結合起來將更容易理解。旁路電容實際也是去藕合的，只是旁路電容一般是指高頻旁路，也就是給高頻的開關噪聲提高一條低阻抗泄防途徑。高頻旁路電容一般比較小，根據諧振頻率一般是0.1u，0.01u等，而去耦合電容一般比較大，是10uF或者更大，依據電路中分布參數，以及驅動電流的變化大小來確定。
總的來說旁路是把輸入信號中的干擾作為濾除對象，而去耦是把輸出信號的干擾作為濾除對象，防止干擾信號返回電源。這應該是他們的本質區別。
展開 電子設計基本概念100問解析（71-80問）
1.71 什么叫旁路電容、去耦電容，兩者的區別在哪？
答：可將混有高頻電流和低頻電流的交流電中的高頻成分旁路濾掉的電容，稱做“旁路電容”。對于同一個電路來說，旁路（bypass）電容是把輸入信號中的高頻噪聲作為濾除對象，把前級攜帶的高頻雜波濾除。
去耦電容是電路中裝設在元件的電源端的電容，此電容可以提供較穩定的電源，同時也可以降低元件耦合到電源端的噪聲，間接可以減少其他元件受此元件噪聲的影響。
去耦和旁路都可以看作濾波。去耦電容相當于電池，避免由于電流的突變而使電壓下降，相當于濾紋波。具體容值可以根據電流的大小、期望的紋波大小、作用時間的大小來計算。去耦電容一般都很大，對更高頻率的噪聲，基本無效。旁路電容就是針對高頻來的，也就是利用了電容的頻率阻抗特性。電容一般都可以看成一個RLC串聯模型。在某個頻率，會發生諧振，此時電容的阻抗就等于其ESR。如果看電容的頻率阻抗曲線圖，就會發現一般都是一個V形的曲線。具體曲線與電容的介質有關，所以選擇旁路電容還要考慮電容的介質，一個比較保險的方法就是多并幾個電容，其關系示意如圖1-47所示。
表1-47 旁路電容與去耦電容示意圖
1.72 什么叫做串擾？
答：串擾,就是指一條線上的能量耦合到其他傳輸線,它是由不同結構引起的電磁場在同一區域里的相互作用而產生的。串擾在數字電路中非常普遍地存在著，如芯片內部、PCB板、接插件、芯片封裝，以及通信電纜等等。
串擾可能是數據進行高速傳輸中最重要的一個影響因素了。它是一個信號對另外一個信號耦合所產生的一種不受歡迎的能量值。根據麥克斯韋定律，只要有電流的存在，就會有磁場存在，磁場之間的干擾就是串擾的來源。這個感應信號可能會導致數據傳輸的丟失和傳輸錯誤。 所以串擾對于綜合布線來說，無疑是個最厲害的天敵。
展開 電源完整性仿真與EMC分析
減少邊緣輻射－信號完整性/電源完整性分析
一、 關于電源完整性仿真的電容建模
1、非理想旁路電容的定義：
在電源系統的設計中，我們經常用到以下的三類電容：
1）旁路電容：主要作用是給交流信號提供低阻抗的回流路徑；
2）去耦電容：增加電源和地的交流耦合，減少交流信號對電源的影響；
3）濾波電容：用于電源濾波電路中，消除電源紋波；
在電源完整性仿真中，我們主要研究對象是非理想化的旁路電容。對于理想的電容來說，不考慮寄生電感和等效串聯電阻的影響，那么我們在電容設計上就沒有任何顧慮，電容的值越大越好。但實際情況卻與理論分析相差很遠，并不是電容越大對高速電路越有利，反而在高頻段往往采用小電容,電容的材料和制造工藝也有要求。要理解這個問題，我們首先必須了解實際電容器本身的特性，在頻率很高時，電容不再被當作理想的電容看待。電容的寄生參數的影響不能忽略。考慮到電容具有一定的物理尺寸，以及起連接作用的安裝焊盤和過孔，其寄生參數包括一個串聯電感和串聯電阻，由此得到如圖1－1的電容模型。
對電容的高頻特性影響最大的則是ESR和ESL，我們通常采用圖1－1中簡化的電容模型。電容也可以看成是一個串聯的諧振電路，當它在低頻的情況(諧振頻率以下)，表現為電容性的器件，而當頻率增加（超過諧振頻率）的時候，它漸漸的表現為電感性的器件。
展開 
為什么總是在電路里擺兩個0.1uF和0.01uF的電容？
旁路和去耦
旁路電容（Bypass Capacitor）和去耦電容（Decoupling Capacitor）這兩個概念在電路中是常見的，但是真正理解起來并不容易。
要理解這兩個詞匯，還得回到英文語境中去。
Bypass在英語中有抄小路的意思，在電路中也是這個意思，如下圖所示。
couple在英語中是一對的意思，引申為配對、耦合的意思。如果系統A中的信號引起了系統B中的信號，那么就說A與B系統出現了耦合現象（Coupling），如下圖所示。而Decoupling就是減弱這種耦合的意思。
PART2.
電路中的旁路和去耦
如下圖中，直流電源Power給芯片IC供電，在電路中并入了兩個電容。
（1）旁路
如果Power受到了干擾，一般是頻率比較高的干擾信號，可能使IC不能正常工作。在靠近Power處并聯一個電容C1，因為電容對直流開路，對交流呈低阻態。頻率較高的干擾信號通過C1回流到地，本來會經過IC的干擾信號通過電容抄近路流到了GND。這里的C1就是旁路電容的作用。
（2）去耦
由于集成電路的工作頻率一般比較高，IC啟動瞬間或者切換工作頻率時，會在供電導線上產生較大的電流波動，這種干擾信號直接反饋到Power會使其產生波動。
展開 干貨｜射頻和數模電路PCB一般布局設計指南
這些小電容的值取決于射頻IC的工作頻率及其具體功能(即級間與主電源去耦)。下圖所示為一個示例。
相對于連接至相同電源網絡的所有引腳串聯的配置，“星”型配置避免了長接地回路。長接地回路將引起寄生電感，會造成意外的反饋環路。電源去耦的關鍵考慮事項是必須將直流電源連接在電氣上定義為交流地。
去耦和旁路電容的選擇
由于存在自諧頻率(SRF)，現實中電容的有效頻率范圍是有限的。可以從制造商處獲得SRF，但有時候必須通過直接測量進行特征分析。SRF以上時，電容呈現感性，因此不具備去耦或旁路功能。如果需要寬帶去耦，標準做法是使用多個(電容值)增大的電容，全部并聯。小電容的SRF一般較大(例如，0.2pF、0402 SMT封裝電容的SRF = 14GHz)，大電容的SRF一般較小(例如，相同封裝2pF電容的SRF = 4GHz)。表2所列為典型配置。
*有效頻率范圍的低端定義為低于5Ω容抗。
旁路電容布局考慮事項
由于電源線必須為交流地，最大程度減小交流地回路的寄生電感非常重要。元件布局或擺放方向可能會引起寄生電感，例如去耦電容的地方向。旁路電容有兩種擺放方法，分別如圖10和圖11所示：
這種配置下，將頂層上的VCC焊盤連接至內層電源區域(層)的過孔可能妨礙交流地電流回路，強制形成較長的回路，造成寄生電感較高。
展開 干貨｜為什么總是在電路里擺兩個0.1uF和0.01uF的電容？
二、電路中的旁路和去耦
如下圖中，直流電源Power給芯片IC供電，在電路中并入了兩個電容。
1）旁路
如果Power受到了干擾，一般是頻率比較高的干擾信號，可能使IC不能正常工作。
在靠近Power處并聯一個電容C1，因為電容對直流開路，對交流呈低阻態。
頻率較高的干擾信號通過C1回流到地，本來會經過IC的干擾信號通過電容抄近路流到了GND。這里的C1就是旁路電容的作用。
2）去耦
由于集成電路的工作頻率一般比較高，IC啟動瞬間或者切換工作頻率時，會在供電導線上產生較大的電流波動，這種干擾信號直接反饋到Power會使其產生波動。
在靠近IC的VCC供電端口并聯一個電容C2，因為電容有儲能作用，可以給IC提供瞬時電流，減弱IC電流波動干擾對Power的影響。這里的C2起到了去耦電容的作用。
展開 電磁兼容設計58個常見問題，都明白的工程師不多！
答：直流濾波器中使用的旁路電容是直流電容，用在交流條件下可能會發生過熱而損壞，如果直流電容的耐壓較低，還會被擊穿而損壞。即使不會發生這兩種情況，一般直流濾波器中的共模旁路電容的容量較大，用在交流的場合會發生過大的漏電流，違反安全標準的規定。
25.信號線濾波器主要起什么作用，從安裝方式上講有哪些種類，怎樣確定使用什么安裝方式的信號濾波器？
答：減小信號線上不必要的高頻成分（主要是共模的），從而減小電纜的電磁輻射，或防止電纜作為天線接收空間電磁干擾，并傳導進機箱。有線路板上安裝和面板上安裝兩種方式，需要濾波的頻率較低時使用線路板上安裝的結構，需要濾波的頻率較高時，使用面板上安裝的結構。
26.某根信號線上傳輸的信號最高頻率為30MHz，測量表明，這根導線上有120MHz的共模干擾電流，用共模輻射公式預測，只要將這個共模電流抑制30dB，就可以滿足電磁兼容標準的要求，需要幾階的低通濾波電路？
答：按照題意，低通濾波器的截止頻率為30MHz，而在120MHz的插入損耗要大于30dB。由于N階濾波器的插入損耗增加速率為每倍頻程6N（dB），30MHz至120MHz為兩個倍頻程，因此，N階濾波器的截止頻率若在30MHz，則在120MHz時插入損耗為程12N（dB）。若要使程12N > 30，則可取N=3，即低通濾波器的階數至少為3。
27.三端電容器為什么更適合于干擾濾波？
答：電磁干擾的頻率往往很高，因此干擾濾波器的高頻特性至關重要，三端電容巧妙地利用一個電極上的兩根引線電感構成了T型低通濾波器，而消除了傳統電容器中引線電感的不良影響，提高了高頻濾波特性，因此三端電容器更適合于干擾濾波。
28.為什么說穿心電容是干擾濾波的理想器件？
展開 多層PCB設計：過孔對高頻信號傳輸有哪些“致命”影響
舉例來說，對于一塊厚度為50Mil 的PCB 板，如果使用的過孔焊盤直徑為20Mil（鉆孔直徑為10Mils），阻焊區直徑為40Mil,則我們可以通過上面的公式近似算出過孔的寄生電容大致是：
C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF
這部分電容引起的上升時間變化量大致為：
T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps
從這些數值可以看出，盡管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換，就會用到多個過孔，設計時就要慎重考慮。 實際設計中可以通過增大過孔和鋪銅區的距離（Anti-pad）或者減小焊盤的直徑來減小寄生電容。
過孔存在寄生電容的同時也存在著寄生電感，在高速數字電路的設計中，過孔的寄生電感帶來的危害往往大于寄生電容的影響。 它的寄生串聯電感會削弱旁路電容的貢獻，減弱整個電源系統的濾波效用。
我們可以用下面的經驗公式來簡單地計算一個過孔近似的寄生電感：
L=5.08h[ln(4h/d)+1]
其中L 指過孔的電感，h 是過孔的長度，d 是中心鉆孔的直徑。 從式中可以看出，過孔的直徑對電感的影響較小，而對電感影響最大的是過孔的長度。仍然采用上面的例子，可以計算出過孔的電感為：
L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH
如果信號的上升時間是1ns，那么其等效阻抗大小為：
XL=πL/T10-90=3.19Ω。
展開 90%的人做PCB設計時不知有這些技巧！
當平面間電容小時，電場將在板上擴展。同時，兩個平面之間的阻抗減小，允許返回電流流到信號平面。這將對穿過平面的任何高頻信號產生EMI。
避免產生EMI的簡單解決方案是：防止高速信號穿越多層。添加去耦電容器；并在信號走線周圍放置接地過孔。下圖顯示了具有高頻信號的良好PCB設計。
濾除噪音
旁路電容器和鐵氧體磁珠是用于過濾任何組件產生的噪聲的器件。基本上，如果在任何高速應用中使用，則任何I / O引腳都可能成為噪聲源。為了更好地利用這些內容，我們將不得不注意以下幾點：
始終將鐵氧體磁珠和旁路電容器放置在盡可能靠近噪聲源的位置。
當我們使用自動放置和自動布線時，應該考慮距離來進行檢查。
避免過孔和過濾器與組件之間的任何其他走線。
如果有接地層，請使用多個通孔將其正確接地。
展開 干貨收藏！268條PCB layout設計規范匯總
當連接器中各芯線上傳輸的信號頻率不同時，要以頻率最高的信號為基準來確定截止頻率
240
器件選型
封裝盡可能選擇表貼
241
器件選型
電阻選擇首選碳膜，其次金屬膜，因功率原因需選線繞時，一定要考慮其電感效應
242
器件選型
電容選擇應注意鋁電解電容、鉭電解電容適用于低頻終端；陶制電容適合于中頻范圍（從KHz到MHz）；陶制和云母電容適合于甚高頻和微波電路；盡量選用低ESR（等效串聯電阻）電容
243
器件選型
旁路電容選擇電解電容，容值選10-470PF，主要取決于PCB板上的瞬態電流需求
244
器件選型
去耦電容應選擇陶瓷電容，容值選旁路電容的1/100或1/1000。取決于最快信號的上升時間和下降時間。比如100MHz取10nF，33MHz取4.7-100nF，選擇ESR值小于1歐姆
選擇NPO（鍶鈦酸鹽電介質）用作50MHz以上去耦，選擇Z5U（鋇鈦酸鹽）用作低頻去耦，最好是選擇相差兩個數量級的電容并聯去耦
245
器件選型
電感選用時，選擇閉環優于開環，開環時選擇繞軸式優于棒式或螺線管式。
展開 
結構濾波器丨效果圖
在電路中相當于一個旁路電容。
簡化的等效電路
其電容值C的計算公式
如果環的寬度非常窄，那么
濾波之前的頻響曲線
濾波之后的頻響曲線
國光電器的鐘柳強，彭林梓在《淺析錐頂濾波器使用》一文中，實踐了此方案，取得較為良好的效果。同時提出“帶濾波器結構的揚聲器，濾波器會影響高頻截止頻率。峰值平滑和衰減的緩和度，還與音圈骨架、防塵帽傳遞能量的快慢有關。”
其實直接在分頻器上濾波也是可行的。
另外，很多時候，采用阻尼特性良好的防塵帽（比如橡膠類或者泡棉類等）也可以達到類似的效果。
簡單又好用，PCB布板的10個基本法則！
電容模型
電容并聯高頻特性
電感模型
電感特性
鏡象面概念
高頻交流電流環路
過孔 (VIA) 的例子
PCB板層分割
降壓式(BUCK)電源：功率部分電流和電壓波形
降壓式電源排版差的例子
電路等效圖
PCB Trace - Via 電感估算
焊盤(PAD)和旁路電容的放置
降壓式電源排版的例子
降壓式電源排版的例子
PCB設計經驗之談
旁路或去耦電容
在布線時，模擬器件和數字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個旁路電容，此電容值通常為0.1μF。引腳盡量短，減小走線的感抗，且要盡量靠近器件
在電路板上加旁路或去耦電容，以及這些電容在板上的布置，對于數字和模擬設計來說都屬于基本常識，但其功能卻是有區別的。
在模擬布線設計中旁路電容通常用于旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進入敏感的模擬芯片。
一般來說，這些高頻信號的頻率超出模擬器件抑制高頻信號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑 上引入噪聲，更嚴重的情況甚至會引起振動。而對于控制器和處理器這樣的數字器件來說，同樣需要去耦電容，但原因不同。這些 電容的一個功能是用作“微型”電荷庫，這是因為在數字電路中，執行門狀態的切換(即開關切換)通常需要很大的電流，當開關時芯片上產生開關瞬態電流并流經電路板，有這額外的“備用”電荷是有利的。
如果執行開關動作時沒有足夠的電荷，會造成電源電壓發生很大變化。電壓變化太大，會導致數字信號電平進入不確定狀態，并很可能引起數字器件中的狀態機錯誤運行。流經電路板走線的開關電流將引起電壓發生變化，由于電路板走線存在寄生電感，則可采用如下公式計算電壓的變化：V=Ldl/dt 其中 V=電壓的變化 L=電路板走線感抗 dI=流經走線的電流變化 dt=電流變化的時間
因此，基于多種原因，在供電電源處或有源器件的電源引腳處施加旁路(或去耦)電容是 非常好的做法。
4. 輸入電源，如果電流比較大，建議減少走線長度和面積，不要滿場跑
輸入上的開關噪聲耦合到了電源輸出的平面。輸出電源的MOS管的開關噪聲影響了前級的輸入電源。
展開 PCB設計經驗之談
旁路或去耦電容
在布線時，模擬器件和數字器件都需要這些類型的電容，都需要靠近其電源引腳連接一個旁路電容，此電容值通常為0.1μF。引腳盡量短，減小走線的感抗，且要盡量靠近器件
在電路板上加旁路或去耦電容，以及這些電容在板上的布置，對于數字和模擬設計來說都屬于基本常識，但其功能卻是有區別的。
在模擬布線設計中旁路電容通常用于旁路電源上的高頻信號，如果不加旁路電容，這些高頻信號可能通過電源引腳進入敏感的模擬芯片。
一般來說，這些高頻信號的頻率超出模擬器件抑制高頻信號的能力。如果在模擬電路中不使用旁路電容的話，就可能在信號路徑 上引入噪聲，更嚴重的情況甚至會引起振動。而對于控制器和處理器這樣的數字器件來說，同樣需要去耦電容，但原因不同。這些 電容的一個功能是用作“微型”電荷庫，這是因為在數字電路中，執行門狀態的切換(即開關切換)通常需要很大的電流，當開關時芯片上產生開關瞬態電流并流經電路板，有這額外的“備用”電荷是有利的。
如果執行開關動作時沒有足夠的電荷，會造成電源電壓發生很大變化。電壓變化太大，會導致數字信號電平進入不確定狀態，并很可能引起數字器件中的狀態機錯誤運行。流經電路板走線的開關電流將引起電壓發生變化，由于電路板走線存在寄生電感，則可采用如下公式計算電壓的變化：V=Ldl/dt 其中 V=電壓的變化 L=電路板走線感抗 dI=流經走線的電流變化 dt=電流變化的時間
因此，基于多種原因，在供電電源處或有源器件的電源引腳處施加旁路(或去耦)電容是 非常好的做法。
4. 輸入電源，如果電流比較大，建議減少走線長度和面積，不要滿場跑
輸入上的開關噪聲耦合到了電源輸出的平面。輸出電源的MOS管的開關噪聲影響了前級的輸入電源。
如果電路板上存在大量大電流DCDC，則有不同頻率，大電流高電壓跳變干擾。
展開 