制程工藝的案例
臺積電3nm制程工藝量產將推遲 最多推遲4個月
據國外媒體報道，5nm制程工藝量產已超過1年的臺積電，正在全力推進3nm工藝的量產事宜，他們的3nm工藝計劃在今年風險試產，明年下半年正式量產。
但外媒最新的報道顯示，臺積電3nm制程工藝的量產時間將推遲，最多推遲4個月。外媒在報道中還提到，臺積電方面也已經確認，他們這一制程工藝的量產時間將推遲。
“
在近幾個季度的財報分析師電話會議上，臺積電CEO魏哲家均透露他們的3nm工藝進展良好。如果量產時間推遲，臺積電的3nm制程工藝，可能就無法按計劃在明年下半年量產。
”
臺積電和三星電子目前均在推進3nm工藝的量產事宜，兩大芯片代工商對這一制程工藝都非常重視。今年6月底，就有外媒在報道中稱，三星電子寄予厚望的3nm芯片制程工藝，已經順利流片。
但從外媒的報道來看，三星電子的3nm工藝，也遇到了難題。研究機構預計采用全環繞柵極晶體管（GAA）技術的三星3nm制程工藝，不太可能在2023年之前量產。產業鏈方面的人士也透露，采用全環繞柵極晶體管（GAA）技術的三星3nm制程工藝，在研發方面仍有挑戰，還有關鍵技術問題尚未解決。
展開 ASML：最新光刻機可支持5nm制程工藝，很快進入中國市場
全球高端光刻機壟斷霸主ASML亞太區技術營銷協理鄭國偉介紹，2018年下半年ASML已開始出貨最先進的浸潤式光刻機NXT:2000i，符合集成電路制造5nm制程工藝需求。ASML中國區總裁沈波在接受采訪時表示，這臺ASML最先進的設備也將很快在中國市場看到。
此前曾有消息稱ASML受到限制沒有把最好的機器設備銷售給中國，對此，沈波表示，上述說法并非事實。ASML的EUV、NXT:1980等高端設備均已進入中國。目前ASML最新最先進的支撐7nm/5nm制程工藝的NXT:2000i也會很快在中國市場看到。
根據 中銀國際 機械團隊統計，2018年5月19日，長江存儲訂購的ASML193nm浸沒式光刻機運抵武漢；5月21日，華力二期（華虹六廠）訂購的193nm雙極沉浸式光刻機NXT:1980Di已經進場。 中芯國際 也已向ASML購買一臺EUV（極紫外線）光刻設備，預計2019年交付。這些設備價格十分高昂，單價在7000萬美元至1.2億美元。
據統計，2017年全球半導體光刻設備廠中，ASML以80%以上的市占率穩居龍頭，其次是日本廠商尼康（Nikon)和 佳能 （Canon），而在高端EUV光刻機臺方面，ASML幾乎100%壟斷供應。
“如果我們交不出EUV的話，摩爾定律就會從此停止”，ASML董事長Peter曾接受媒體采訪時說。摩爾定律演進對設備廠商提出很大的技術研發挑戰，巨額的研發投入已經不是一家公司能夠負擔。目前， 英特爾 、 臺積電 、 三星 等ASML所服務的集成電路制造客戶，已經成為ASML的股東，協助ASML研發。 摩根大通 最新報告表示，ASML已經確認1.5nm制程的發展性，可支撐摩爾定律延續至2030年。沈波指出，2018年ASML投入16億歐元研發，占營收約15 %。
展開 中芯國際或將于今年4月試產7nm芯片，爭取10月實現量產，7nm 制程工藝如何用DUV實現？
其次，中芯國際在14nm制程工藝良品率已追上臺積電，達到業界水平的90%-95%。
值得一提的是，此次中芯國際試產7nm芯片是計劃通過DUV工藝來試產。
7nm 制程工藝如何實現？
按常規經驗，一般將28nm芯片加工能力作為分界線——超過28nm屬于成熟工藝芯片，低于28nm則可歸為先進工藝芯片。先進工藝里面的14nm，中芯國際也已經實現了真正意義上的量產，并且已經獲得了穩定的客戶源，算是在“先進工藝芯片站住了一只腳”。
但在7nm芯片加工領域，當前的中芯國際依然只是取得了階段性成果。
基本算是獲得了初步加工能力，但仍未能完全實現大規模商品化，即處于“向大批量商業化生產沖擊階段”——按中芯國際CEO梁孟松的說法，在其帶領下已經攻克到了7nm技術，并準備今年4月份試產，順利的話在今年年底或明年初的時候可以批量生產。
那么7nm 制程工藝到底該如何實現呢？
首先我們看一下7nm 工藝制程的特征尺寸和工藝參數，找出其中最小的特征尺寸，比如 fin width 6nm, fin pitch 27/30nm，gate length 8/10nm，minimum metal pitch 36/40nm，gate pitch 54/57nm，我們需要考慮的問題就是如何通過光刻工藝來實現這些特征尺寸。
7nm Node
目前可以實現7nm 制程的只有臺積電和三星兩家，三星是從一開始就使用EUV光刻機來實現，而臺積電則是從DUV開始實現，然后再轉向EUV 。
也就是說，目前7nm 制程工藝使用DUV 和 EUV 都是可以實現的，
臺積電的初代的7nm工藝，就完全由DUV光刻機實現。
展開 1nm以下先進制程工藝發展路線浮出水面
隨著時間的推移，制程工藝微縮得越來越小，性能越來越強大?！半S著這種微電子小型化的發生，目前使用的材料由于信號從一個晶體管傳遞到下一個晶體管時的能量損失和耗散而達到極限，”李教授說。
“有了這樣的限制，人們已經有了巨大的動力來從根本上創新新材料和技術，以滿足全球微電子市場永不滿足的需求?！? “我們現在正朝著晶圓規模生產的方向努力。實現這一目標將使我們能夠制造出密度更接近商業產品的更復雜的電路。這是使我們的技術惠及人們的關鍵一步，“黃博士說。
“第一個項目是制造獨立的STO并研究其電氣特性。隨著項目的進展，它演變成使用獨立式STO制造2D晶體管。在MMFI建立的平臺的幫助下，我們能夠共同努力完成該項目?！? 目前，這項突破性技術受到兩項澳大利亞臨時專利申請的保護，MMFI和新南威爾士大學正在尋求將知識產權商業化。
展開 
臺積電發布N4P工藝：增強版的5nm制程技術都有哪些不同？
N4P工藝和此前N4工藝一樣，提供了更多的PPA（功率、性能、面積）優勢，但保持了相同的設計規則、設計基礎設施、SPICE模擬程序和IP。
此外，N4P通過減少掩模數量降低了工藝復雜性并縮短了晶圓周期時間。
由于都是5nm技術平臺，臺積電稱N4P制程技術設計可將基于5nm制程的產品輕松移轉。
憑借N5、N4、N3和最新的N4P，臺積電客戶在其產品的性能、面積、成本和功耗等多方面都可以有非常靈活的工藝選擇。
臺積電目前提供的5nm制程之后大規模制程的生產路線圖被認為如下：
iPhone13系列中的Apple A15Bionic工藝是由臺積電使用5nm （N5P） 工藝制造的，先前曾有傳言稱，蘋果下一代處理器會首發臺積電3nm工藝。但現在由于技術限制，臺積電無法保證3nm的量產時間，產能問題也尚未解決。
如今，臺積電剛好在這個時候帶來了N4P工藝，
按照蘋果一貫的行事風格A16很有可能使用更為穩妥N4P工藝制程，這意味著明年旗艦智能手機的下一代高通驍龍898芯片很可能也將使用4nm節點制造。同時，
即將推出的聯發科技天璣2000SoC也據稱正在使用4nm工藝進行開發
。
展開 14nm制程工藝產品良率追平臺積電？中芯國際部分訂單排至明年，盤點中芯國際的擴產之路！
（1）對移動終端沒有明顯利好
從工藝制程角度來看，采用14納米的工藝制程的手機已并非高端機型，也難以加入“旗艦隊列”之中，14納米工藝制程的“解禁”對于移動終端產品的利好并不明顯。
但是，14納米這一工藝節點，會為未來先進制程領域的推進，帶來較長時間的紅利。
14納米制程作為一種長工藝節點，其采用的 FinFET(鰭式場效應晶體管)是一項“里程碑”式的工藝，14納米制程之后的12納米、10納米、7納米、5納米，都可采用該工藝，一旦掌握了14納米 FinFET，在制程的向下推進方面，減少了很大的難度。
（2）解決車企之“芯”痛
目前，
中芯國際已量產的14nm工藝雖然還不能制造最先進的手機SoC，但并非所有產品都需要最先進的芯片，比如汽車芯片就需要基于更成熟的工藝制造，而這也是中芯國際的優勢。
展開 半導體先進制程的“大躍進”
與三星和英特爾相比，盡管它們的節點命名有所不同，三星和英特爾是14nm，臺積電是16nm，但在實際制程工藝水平上處于同一世代。
格芯的14nm制程晶圓廠位于美國紐約州馬耳他，主要用于生產高端處理器，不過，14nm產能占格芯總營收的比例較小。聯電的14nm制程占比也很小，只有3%左右。
22nm
談到22nm制程，要追溯到2008年，當時，業界首次出現了采用該制程工藝的RAM存儲器，但彼時還未實現量產。到了2012 年，英特爾推出了第一款采用22nm制程工藝的消費級CPU——Ivy Bridge。
22nm制程的出現和普及，滿足了市場上相當多IC設計廠商的實際需求。28nm之后，許多廠商希望轉移到更高級節點，但過高的成本和風險，使得很多廠商對16nm/14nm望而卻步，這樣，很多廠商停留在了28nm及以上的成熟制程，資金更充足的可能會轉移到16nm/14nm及更先進制程節點，還有一些廠商想要獲得性能提升，但無法承受16nm/14nm的價格，此時，22nm脫穎而出。不過，相對而言，與28nm、16nm/14nm相比，22nm制程的市場規模較小。
22nm制程產品非常適用于汽車、物聯網和無線通信等應用，近些年，英特爾、格芯、臺積電等廠商都在開發22nm制程工藝。不過，不同廠商研發的22nm工藝各不相同，大致可分為三種版本：以臺積電為代表的平面型（planar，相對于3D的FinFET而言）CMOS工藝；格芯的平面FD-SOI工藝；以英特爾為代表的低功耗22nm FinFET工藝。
28nm
就單位芯片成本而言，28nm優勢明顯，可以保持較長生命周期。一方面，相較于40nm及更成熟制程，28nm工藝在頻率調節、功耗控制、散熱管理和尺寸壓縮方面具有顯著優勢。
展開 英特爾：首展A75 CPU內核10納米測試芯片晶圓
【通信產業網訊】英特爾日前舉行了“英特爾精尖制造日”活動，并展示了英特爾制程工藝的多項重要進展。
據了解，在此次活動日上，英特爾展示了10納米制程功耗和性能的最新細節，首款10納米FPGA的計劃，并宣布業內首款面向數據中心應用的64層3D NAND產品已實現商用并出貨。
“英特爾遵循摩爾定律，持續向前推進制程工藝，每一代都會帶來更強的功能和性能、更高的能效、更低的晶體管成本，”英特爾公司執行副總裁兼制造、運營與銷售集團總裁Stacy Smith表示，“很高興首次在中國與大家分享英特爾制程工藝路線圖中的多項重要進展，展現了我們持續推動摩爾定律向前發展所獲得的豐碩成果。”
Stacy Smith進一步表示，英特爾推動摩爾定律向前發展的能力—— 每一年都持續降低產品價格并提升其性能 —— 是英特爾的核心競爭優勢。英特爾一直以來都是并將繼續成為推動摩爾定律向前發展的技術領導者，目前英特爾在制程工藝上保持著大約三年的領先性。
披露10納米制程的功耗和性能最新進展
英特爾高級院士馬博（Mark Bohr）介紹了英特爾10納米制程工藝的最新細節，展現了英特爾的技術領先性。在晶體管密度和晶體管性能方面，英特爾10納米均領先其他競爭友商“10納米”整整一代。通過采用超微縮技術（hyper scaling），英特爾10納米制程工藝擁有世界上最密集的晶體管和最小的金屬間距，從而實現了業內最高的晶體管密度。超微縮指的是英特爾在14納米和10納米制程節點上提升2.7倍晶體管密度的技術。在此次“英特爾精尖制造日”活動上，英特爾“Cannon Lake”10納米晶圓全球首次公開亮相。
馬博還演示了他提出的晶體管密度計算公式，用以規范晶體管密度的通用衡量標準，以此厘清當前業內制程節點命名亂象，這也是英特爾不懈的堅持和努力，將有助于更加容易地比較不同廠商之間的技術。
展開 半導體｜臺積電 3nm 工藝工廠進展順利，將在三季度開始風險試產
來源 ：TechWeb
據國外媒體報道，在 5nm 制程工藝大規模量產超過 1 年后，芯片代工商臺積電更先進的 3nm 工藝的量產事宜，也就成了關注的焦點。外媒最新的報道顯示，臺積電將采用 3nm 制程工藝代工芯片的新工廠，建設進展順利，并未受到影響。
外媒在報道中還提到，臺積電的 3nm 制程工藝，在三季度就將開始風險試產，這符合臺積電 CEO 魏哲家此前在財報分析師電話會議上透露的量產時間。在最近幾個季度的財報分析師電話會議上，魏哲家均透露 3nm 工藝將在今年下半年風險試產。
在最近幾次的財報分析師電話會議上，魏哲家還透露，他們 3nm 制程工藝的研發，在按計劃推進。同 5nm 工藝相比 ，3nm 工藝將使晶體管的理論密度提升 70%， 性能提升 15%， 能耗降低 30%。
按臺積電方面的計劃，他們的 3nm 制程工藝，將在 2022 年大規模量產。
臺積電 3nm 芯片工廠的建設，在 2017 年就已開始謀劃，當時創始人張忠謀還未退休。他在當年 10 月份的一次采訪中透露，保守估計 ，3nm 工廠的建設將花費 150 億美元，可能達到 200 億美元。
- END -
推薦閱讀
點擊圖片即可閱讀全文
更多商務合作，歡迎與小編聯絡！
掃碼請備注：姓名+公司+職位
我是CINNO最強小編, 恭候您多時啦！
CINNO于2012年底創立于上海，是致力于推動國內電子信息與科技產業發展的國內獨立第三方專業產業咨詢服務平臺。
展開 半導體制程之爭烽煙再起，“中國芯”該如何反超？
一直以來，三星在7nm、5nm先進制程工藝上都落后于競爭對手臺積電，所以該公司對于3nm制程工藝可謂寄予厚望，迫切希望能通過3nm制程實現對臺積電的技術反超。
當然，對于三星來說，這顆3nm SRAM芯片也是意義非凡，它不僅代表了3nm制程工藝最新落地的里程碑，還采用了GAAFET的MBCFET技術，在晶體管結構上實現了新的突破。根據三星電子副總裁Taejoong Song傳遞的信息，新的芯片具有“高速度、低功耗和小面積”的優勢，容量為256Mb（32MB），面積為56平方毫米。
值得一提的是，臺積電和三星在7nm制程以前均采用FinFET技術（鰭式場效晶體管），但是從5nm制程開始，FinFET工藝極限的瓶頸就逐漸顯現出來。在3nm制程芯片的實現路徑上，三星決定用MBCFEF替代傳統的FinFET，預計于明年量產，但臺積電卻依舊堅持FinFET技術，對傳統技術進行改進，暫定于今年下半年投入試產，計劃于明年實現量產。
臺積電和三星還在為3nm制程廝殺激烈，這幾年悶聲不吭的IBM卻在今年5月突然放了個大招，發布了2nm芯片制程技術。消息一出，業界嘩然，很多人至今似乎還無法相信，世界上首個2nm制程芯片，竟然是默默無聞的IBM最先發布的！
按照IBM的幾組數據指標，其2nm制程工藝與當下較為先進的7nm相比，性能將提升45%，功耗降幅則高達75%。
展開 Intel終于要擠出10nm 智能駕駛企業卻紛紛選擇28nm
自1995年以后，半導體制程工藝水平從500nm、350nm、250nm一直進化到如今的28nm、10nm以及7nm。目前，多數代工廠都在大力投入7nm生產線，相關的樣片也已經流片成功。
所謂制程納米，是CMOSFET晶體管閘極的寬度，即閘長。閘長可以分為光刻閘長和實際閘長。由于在光刻中光存在衍射現象以及芯片制造中還要經歷離子注入、蝕刻、等離子沖洗、熱處理等步驟，因此會導致光刻閘長和實際閘長不一致的情況。
另外，同樣的制程技術下，實際閘長也會不一樣。Intel在10nm制程上與對手進行的以下對比便足以說明問題。
閘長越短，有兩大好處：一是提高晶體管密度，在同樣大小的硅晶圓制造更多的晶體管，運算能力會更強；另一個好處是降低功耗，因為閘長決定了電流通過時的損耗，寬度越窄，功耗越低。
這也是為什么眾多芯片設計商要采用更先進的制程工藝的原因，但將真實需求、投入成本、技術成熟度引入進考量體系的話，很多芯片設計企業并不會一味去追求最新的制程工藝，他們會選擇在具體時間節點上性價比最高的工藝。
根據咨詢公司Gartner的推算，10nm芯片的總設計成本約為1.2億美元，7nm芯片則為2.71億美元，較10nm高出兩倍之多，所以并不是所有企業都能追逐最新的工藝。
智能駕駛芯片企業所選擇的芯片制程工藝在12nm-40nm之間，策略是比較穩妥而且保守的。
調研結論顯示，芯片制程工藝的發展所推動的性能提升與成本下降兩大趨勢在28nm工藝節點發生轉折，再往更先進的工藝做，成本不降反升。從商業上考量，對于一些民用的場景，比如智能汽車，28nm是性價比最好的一代技術。
展開 
臺積電再傳捷報，對Fabless是喜是憂？
圖1、成熟制程工藝市占率，臺積電排第一（來源：Counterpoint Research）
具體來看，以2022年第一季度為例，如下圖所示，40nm/45nm營收約占臺積電總營收的8%，65nm占5%，90nm占2%，0.11μm/0.13μm占3%，0.15μm/0.18μm占6%，0.25μm及以上占1%。這樣，臺積電在該季度成熟制程的合并營收占總營收的25%，還是很可觀的數字。
圖2、臺積電2022年第一季度各制程營收占比
從歷史發展來看，臺積電于2004年開始從以0.11μm+制程為主的低端晶圓制造過渡到以40nm-90nm的更先進制程工藝為主的晶圓制造，并于2011年底開始從以中低端為主的晶圓制造過渡到以28nm及更先進制程工藝為主的晶圓制造。
在射頻方面，為了滿足客戶對于5G網絡高速、低延遲、以及大量物聯網應用需求，臺積電提供了16nm及28nm射頻元件，通過提升截止頻率與最大震蕩頻率來支持射頻收發器設計，采用40nm特殊制程強化擊穿電壓，在來自導通電阻與斷電容的乘積降低的相同效益下，支持射頻切換器設計的應用。
獨特的封裝技術
過去十年，臺積電已經推出五代不同的基板上芯片封裝工藝，且涵蓋了消費級與服務器芯片領域。
近些年，先進制程工藝對封裝技術提出了更高要求，同時，先進封裝技術也可以彌補制程工藝的不足。因此，臺積電不斷在3D封裝技術方面加大投入。
展開 臺積電：5nm明年試產，3nm已經準備就緒
臺積電250億美元豪賭5nm工藝
摩爾定律問世50年多來一直指導著半導體行業的發展，但在10nm節點之后普遍認為摩爾定律將會失效，制程工藝升級越來越難。今年臺積電、三星及Globalfoundries將把制程工藝推進到7nm。下一個節點是5nm，臺積電在今年六月的半導體技術論壇上宣布將投資250億美元研發、生產5nm工藝，預計2020年問世。
據之前的資料，與初代7nm工藝相比，臺積電的5nm工藝大概能再降低20%的能耗，晶體管密度再高1.8倍，至于性能，預計能提升15%，不過使用新設備的話可能會提升25%。從這里預估的數據來看，制程工藝到了5nm之后，性能或者能效提升都會放慢，而制造難度也越來越高，投資高達數百億美元，這也導致了未來的5nm芯片成本非常貴。
目前開發10nm芯片的成本超過了1.7億美元，7nm芯片則要3億美元左右，5nm芯片研發預計成本超過5億美元，而開發28nm工藝芯片只要數千萬美元，這一趨勢將導致未來的5nm芯片客戶越來越少，未來只有蘋果等少數資本雄厚的公司才會堅持升級制程工藝了。
5nm工藝之后還會有3nm工藝，此前只有三星公布了3nm工藝的路線圖，在這個節點上三星將改用GAA晶體管，FinFET晶體管在5nm之后將逐漸被放棄，廠商們需要開發新的晶體管架構，GAA就是其中之一。
3nm制程工藝最快2022年底投產
八月底，臺積電公布了3nm制程工藝計劃，目前臺南園區的3nm晶圓工廠已經通過了環評初審，臺積電計劃投資6000億新臺幣（約為194億美元），2020年開始建廠，2021年完成設備安裝，預計最快2022年底到2023年初投產，3nm廠完成后預計雇用員工達四千人。
展開 Micro LED | 可同時檢測1.4萬顆芯片！Top Engineering開發非接觸式設備
TFT-LCD主要設備市場發展趨勢
1.1 TFT-LCD制程工藝及主要相關設備介紹
1.2 TFT-LCD設備市場發展趨勢
2. AMOLED主要設備市場發展現狀和趨勢
2.1 AMOLED制程工藝及主要相關設備介紹
2.2 AMOLED設備市場發展趨勢
3. Mini LED主要設備市場發展現狀和趨勢
3.1 Mini LED制程工藝及主要相關設備介紹
3.2 Mini LED設備市場發展趨勢
4. Micro LED主要設備市場發展現狀和趨勢
4.1 Micro LED制程工藝及主要相關設備介紹
4.2 Micro LED設備市場發展趨勢
二. AMOLED顯示行業檢測設備市場發展分析
1. 光學檢測設備中國大陸市場發展狀況分析
1.1中國大陸光學檢測設備市場發展現狀和趨勢
1.2 中國大陸光學檢測設備廠商市場競爭力分析
2. OTP設備中國大陸市場發展狀況分析
2.1 中國大陸OTP設備市場發展現狀和趨勢
2.2 中國大陸OTP設備廠商市場競爭力分析
3. De-Mura設備中國大陸市場發展狀況分析
3.1 中國大陸De-Mura設備市場發展現狀和趨勢
3.2 中國大陸De-Mura設備廠商市場競爭力分析
4.
展開 三星正推進3nm工藝二季度量產 若實現將先于臺積電量產
三星電子和臺積電是目前在推進3nm工藝量產的兩大晶圓代工商，但兩家公司在技術路線上并不相同，臺積電繼續采用鰭式場效應晶體管（FinFET）架構。
在3nm之前的多項制程工藝上，三星電子在量產時間方面雖略晚于臺積電，但基本能跟上臺積電的節奏，不過由于在良品率方面有較大差距，加之沒有蘋果的訂單，因而三星電子在全球晶圓代工市場的份額，遠不及臺積電。多家機構的數據顯示，臺積電近幾個季度在全球晶圓代工商市場的份額，超過了50%，遠高于其他廠商。
在全球晶圓代工市場的份額與臺積電有較大差距的三星電子，對他們的3nm工藝也是寄予厚望。如果他們的3nm工藝能在二季度量產，就將先于臺積電量產。在4月14日的一季度財報分析師電話會議上，臺積電CEO魏哲家再次表示，他們的3nm工藝量產計劃不變，正按計劃推進在下半年量產。
然而，盡管三星和臺積電在先進制程上爭的“你死我活”，但一個不可否認的事實是，3nm等更先進制程的用戶將越來越少，原因就是成本越來越高，性價比逐步降低，部分領域也用不到3nm等制程。
美國喬治敦大學沃爾什外交學院安全與新興技術中心（CSET）發布的信息顯示，臺積電一片采用3nm制程的12英寸晶圓，代工制造費用約為3萬美元，大約是5nm的1.75倍。
展開 