SIP電子封裝的案例
SIP封裝工藝流程
摘要：
系統(tǒng)級封裝（SIP）技術從20世紀90年代初提出到現(xiàn)在，經(jīng)過十幾年的發(fā)展，已經(jīng)能被學術界和工業(yè)界廣泛接受，成為電子技術研究新熱點和技術應用的主要方向之一，并認為他代表了今后電子技術發(fā)展的方向，SIP封裝工藝作為SIP封裝技術的重要組成部分，這些年來在不斷的創(chuàng)新中得到了長足發(fā)展，逐漸形成了自己的技術體系，值得從事相關技術行業(yè)的技術人員和學者進行研究和學習，文章從封裝工藝角度出發(fā)，對SIP封裝制造進行了詳細的介紹，另外也對其工藝要點進行了詳細的探討。
一、前言
系統(tǒng)級封裝（system in package，SIP）是指將不同種類的元件，通過不同種技術，混載于同一封裝體內(nèi)，由此構成系統(tǒng)集成封裝形式。該定義是通過不斷演變、逐漸形成的。開始是單芯片封裝體中加入無源元件（此時封裝形式多為QFP、SOP等），再到單個封裝體中加入多個芯片。疊層芯片以及無源器件，最后發(fā)展到一個封裝構成一個系統(tǒng)（此時的封裝形式多為BGA、CSP）。SIP是MCP進一步發(fā)展的產(chǎn)物，二者的區(qū)別在于：SIP中可搭載不同類型的芯片，芯片之間可以進行信號取放和交換，從而以一個系統(tǒng)的規(guī)模而具備某種功能；MCP中疊層的多個芯片一般為同一種類型，以芯片之間不能進行信號存取和交換的存儲器為主，從整體上來說為一多芯片存儲器。
展開 干貨 | SIP封裝工藝流程
摘要：
系統(tǒng)級封裝（SIP）技術從20世紀90年代初提出到現(xiàn)在，經(jīng)過十幾年的發(fā)展，已經(jīng)能被學術界和工業(yè)界廣泛接受，成為電子技術研究新熱點和技術應用的主要方向之一，并認為他代表了今后電子技術發(fā)展的方向，SIP封裝工藝作為SIP封裝技術的重要組成部分，這些年來在不斷的創(chuàng)新中得到了長足發(fā)展，逐漸形成了自己的技術體系，值得從事相關技術行業(yè)的技術人員和學者進行研究和學習，文章從封裝工藝角度出發(fā)，對SIP封裝制造進行了詳細的介紹，另外也對其工藝要點進行了詳細的探討。
一、前言：
系統(tǒng)級封裝（system in package，SIP）是指將不同種類的元件，通過不同種技術，混載于同一封裝體內(nèi)，由此構成系統(tǒng)集成封裝形式。該定義是通過不斷演變、逐漸形成的。開始是單芯片封裝體中加入無源元件（此時封裝形式多為QFP、SOP等），再到單個封裝體中加入多個芯片。疊層芯片以及無源器件，最后發(fā)展到一個封裝構成一個系統(tǒng)（此時的封裝形式多為BGA、CSP）。SIP是MCP進一步發(fā)展的產(chǎn)物，二者的區(qū)別在于：SIP中可搭載不同類型的芯片，芯片之間可以進行信號取放和交換，從而以一個系統(tǒng)的規(guī)模而具備某種功能；MCP中疊層的多個芯片一般為同一種類型，以芯片之間不能進行信號存取和交換的存儲器為主，從整體上來說為一多芯片存儲器。
二、SIP封裝綜述：
實現(xiàn)電子整機系統(tǒng)的功能通常有兩個途徑：一種是系統(tǒng)級芯片，減成SOC，即在單一的芯片上實現(xiàn)電子整機系統(tǒng)的功能；另一種是系統(tǒng)級封裝，減成SIP，即通過封裝來實現(xiàn)整機系統(tǒng)的功能。
展開 SiP與先進封裝的異同點
關于以上概念和名詞的詳細解釋，推薦讀者參考電子工業(yè)出版社即將出版的新書：《基于SiP技術的微系統(tǒng)》。
3）用戶群不同
對于SiP和先進封裝HDAP，從晶圓廠（Foundry）到半導體封測廠（OSAT），再到板級系統(tǒng)電路裝配運營商（System user），半導體的整個產(chǎn)業(yè)和供應鏈都涉及在內(nèi)，但不同的用戶群關注點又有所不同。
Foundry主要關注先進封裝中密度最高，工藝難度最高的部分，例如2.5D integration和3D integration，OSAT關注面比較廣泛，從單芯片的WLCSP到復雜的系統(tǒng)級封裝SiP都有關注，系統(tǒng)用戶System user則對SiP關注較多，參看下圖。
HDAP和SiP的用戶群分布
此外，從上圖我們也可以看出，雖然HDAP和SiP的芯片數(shù)量相當（除了單芯片的WLP），SiP在芯片種類上通常會更多，類別更豐富。
SiP和先進封裝技術受到整個半導體產(chǎn)業(yè)鏈的關注，其技術優(yōu)勢主要體現(xiàn)在產(chǎn)品的小型化、低功耗、高性能等方面，它們能解決目前電子系統(tǒng)集成的瓶頸。其技術本身來看目前并沒有瓶頸，只是在裸芯片的供應鏈和芯片間相關的接口標準需要提升和逐步完善。
從目前如Chiplet和異構集成等概念得到業(yè)界的積極響應和普遍應用，裸芯片供應鏈和芯片之間的接口標準也有望逐漸得到改善。
最后我們總結一下：
SiP和先進封裝HDAP高度重合，但并不完全等同，SiP 重點關注系統(tǒng)在封裝內(nèi)的實現(xiàn)，而HDAP則更專注封裝技術和工藝的先進性，此外，兩者的技術范疇和用戶群也不完全相同。
展開 2024電子封裝測試展|2024上海電子封裝測試展|基板|元件
為更好的推動電子封裝測試業(yè)界交流互動，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會、高峰論壇和學術會議三大板塊，是電子封裝測試行業(yè)的年度盛會，也是電子封裝測試行業(yè)和相關產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺。
2024電子封裝測試展|2024shanghai電子封裝測試展
為更好的推動電子封裝測試業(yè)界交流互動，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會、高峰論壇和學術會議三大板塊，是電子封裝測試行業(yè)的年度盛會，也是電子封裝測試行業(yè)和相關產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺。
2024電子封裝測試展|2024上海電子封裝測試展_技術_材料
為更好的推動電子封裝測試業(yè)界交流互動，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會、高峰論壇和學術會議三大板塊，是電子封裝測試行業(yè)的年度盛會，也是電子封裝測試行業(yè)和相關產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺。
2024電子封裝測試展|2024上海電子封裝測試展_技術_材料_展
為更好的推動電子封裝測試業(yè)界交流互動，提升電子封裝測試行業(yè)國際化水平，“2024中國(上海)國際電子封裝測試展覽會（CIEPET-2024）”將于 2024年11月18-20日 在上海新國際博覽中心隆重召開。CIEPET-2024 分為展覽會、高峰論壇和學術會議三大板塊，是電子封裝測試行業(yè)的年度盛會，也是電子封裝測試行業(yè)和相關產(chǎn)業(yè)交流合作的綜合性專業(yè)展示平臺。
下午直播 | 關鍵性Icepak電子封裝散熱技術
Ansys Icepak軟件基于CFD理論可對各類電子產(chǎn)品進行熱仿真。數(shù)十年來普遍應用于各行業(yè)中，如航天航空、電子電力、醫(yī)療器械、汽車電子、手機終端、攜帶式計算器、變頻器、交流器、LED、IC芯片封裝等各類電子產(chǎn)品中。隨著Ansys全力投入開發(fā)軟件，今日Ansys Icepak已大幅強化各方面功能，并開發(fā)兼容于電子桌面軟件如HFSS/Q3D/Mechanical等直接耦合平臺，縮短用戶花費在探索軟件的時間。
微電子封裝技術(SMT)發(fā)展現(xiàn)有形式
當前MCM已發(fā)展到疊裝的三維電子封裝(3D)，即在二維X、Y平面電子封裝(2D)MCM基礎上，向Z方向，即空間發(fā)展的高密度電子封裝技術，實現(xiàn)3D，不但使電子產(chǎn)品密度更高，也使其功能更多，傳輸速度更快，性能更好，可靠性更好，而電子系統(tǒng)相對成本卻更低。
對MCM發(fā)展影響最大的莫過于IC芯片。
因為MCM高成品率要求各類IC芯片都是良好的芯片(KGD)，而裸芯片無論是生產(chǎn)廠家還是使用者都難以全面測試老化篩選，給組裝MCM帶來了不確定因素。
CSP的出現(xiàn)解決了KGD問題，CSP不但具有裸芯片的優(yōu)點，還可像普通芯片一樣進行測試老化篩選，使MCM的成品率才有保證，大大促進了MCM的發(fā)展和推廣應用。
目前MCM已經(jīng)成功地用于大型通用計算機和超級巨型機中，今后將用于工作站、個人計算機、醫(yī)用電子設備和汽車電子設備等領域。
裸芯片技術主要形式
裸芯片技術有兩種主要形式：一種是COB技術，另一種是倒裝片技術(Flip chip)。
COB技術：
用COB技術封裝的裸芯片是芯片主體和I/O端子在晶體上方，在焊接時將此裸芯片用導電/導熱膠粘接在PCB上，凝固后，用Bonder機將金屬絲(Al或Au)在超聲、熱壓的作用下，分別連接在芯片的I/O端子焊區(qū)和PCB相對應的焊盤上，測試合格后，再封上樹脂膠。
與其它封裝技術相比，COB技術有以下優(yōu)點：價格低廉；節(jié)約空間；工藝成熟。COB技術也存在不足，即需要另配焊接機及封裝機，有時速度跟不上；PCB貼片對環(huán)境要求更為嚴格；無法維修等。
展開 干貨 | 這些電子封裝材料，你了解么？
封裝測試是位于芯片生產(chǎn)的后段工序，起著將芯片與外電路連接的重要作用，同時為芯片的正常工作提供支撐、散熱和保護。電子封裝材料一般要具備與芯片相匹配的熱膨脹系數(shù)，同時具有很好的散熱性能。狹義的電子封裝材料指包裹芯片和引線框架的封裝外殼，也就是通常所說的塑料封裝、陶瓷封裝、金屬封裝。而廣義的電子封裝材料指除芯片以外，封裝體中剩下的所有部分，包括封裝外殼、基板、鍵合線、粘結材料、引線框架、封裝體底部焊點、散熱片。
圖1 芯片封裝體示意圖
今天筆者來對各種封裝材料進行詳細的介紹：
1.封裝外殼
封裝外殼主要對芯片和引線框架起到密封和保護的作用，通常需要具有與芯片相匹配的熱膨脹系數(shù)，散熱性較好且與內(nèi)部器件的黏結性較好。常見的封裝外殼材料有塑料、金屬、陶瓷。塑料封裝外殼主要以環(huán)氧樹脂為主，但由于環(huán)氧樹脂熱膨脹系數(shù)較高且導熱性較差，常采用二氧化硅作為填充料，以降低其熱膨脹系數(shù)并改善熱導率。目前而言，塑料封裝依然是主要的封裝形式，但在導熱和可靠性要求較高的場合，會采用陶瓷封裝，在一些特殊領域也會采用金屬封裝。比如一些軍用模塊會使用陶瓷封裝，紅外探測器芯片會采用金屬封裝。
2.基板
基板主要對芯片起到固定、支撐、散熱以及連接下層電路板的作用，在很多封裝形式當中可能不涉及基板，而是芯片直接貼裝在引線框架上。
展開 基于PERA SIM 的電子封裝翹曲仿真分析
摘要：本文基于國產(chǎn)自主仿真軟件PERA SIM Mechanical建立了某疊層封裝翹曲的仿真過程，從導入幾何模型開始，到劃分網(wǎng)格、賦予材料參數(shù)、施加邊界條件和加載載荷，以及設置分析參數(shù)、進行分析得到仿真分析結果，實現(xiàn)了芯片翹曲全過程三維仿真。分析得到翹曲位移結果和應力結果，對預測和分析電子封裝潛在可靠性問題，優(yōu)化芯片的結構和布局并提高芯片的整體性能提供依據(jù)。
關鍵詞：芯片翹曲；電子封裝；仿真
點擊下方視頻，查看精彩案例演示
1.引言
電子產(chǎn)品中需要使用大量封裝器件,封裝中使用了各種不同的材料，如芯片、基板、塑封等，這些材料具有不同的熱膨脹系數(shù)（CTE，Coefficient of Thermal Expansion）。當整個封裝經(jīng)歷溫度變化時，例如從封裝過程時的高溫降到室溫，由于各種材料的熱膨脹系數(shù)不同，伸縮不一致，進而導致封裝產(chǎn)生翹曲。隨著電子產(chǎn)品集成度及電性能要求的進一步提高，封裝技術向超薄化發(fā)展，當封裝變薄后，剛性顯著降低，更容易變形，使得翹曲顯著加大。
封裝翹曲問題可能會導致電子產(chǎn)品性能下降、信號完整性問題或產(chǎn)生不良的互連。一方面，通過在設計階段進行仿真，工程師只需要在計算機對不同封裝模型進行建模模擬，不僅可以節(jié)省實驗原料成本，還可以快速識別關鍵問題所在；另一方面，工程師可以結合DOE分析，通過考慮多組參數(shù)對翹曲的實際影響，優(yōu)化芯片的結構和布局，獲取最佳設計。
展開 
電子封裝用陶瓷基板材料及其制備工藝
由于技術成熟，工藝簡單，成本較低，TFC在對圖形精度要求不高的電子封裝中得到一定應用。
直接鍵合銅陶瓷基板（DBC）
由陶瓷基片與銅箔在高溫下（1065℃）共晶燒結而成，最后根據(jù)布線要求，以刻蝕方式形成線路。由于銅箔具有良好的導電、導熱能力，而氧化鋁能有效控制 Cu-Al2O3-Cu復合體的膨脹，使DBC基板具有近似氧化鋁的熱膨脹系數(shù)。
DBC基板制備工藝流程
DBC具有導熱性好、絕緣性強、可靠性高等優(yōu)點，已廣泛應用于IGBT、LD和CPV 封裝。DBC缺點在于，其利用了高溫下Cu與Al2O3間的共晶反應，對設備和工藝控制要求較高，基板成本較高；由于Al2O3與Cu層間容易產(chǎn)生微氣孔，降低了產(chǎn)品抗熱沖擊性；由于銅箔在高溫下容易翹曲變形，因此DBC表面銅箔厚度一般大于100m；同時由于采用化學腐蝕工藝，DBC基板圖形的最小線寬一般大于100m。
直接鍍銅陶瓷基板（DPC）
其制作首先將陶瓷基片進行前處理清洗，利用真空濺射方式在基片表面沉積Ti/Cu層作為種子層，接著以光刻、顯影、刻蝕工藝完成線路制作，最后再以電鍍/化學鍍方式增加線路厚度，待光刻膠去除后完成基板制作。
DPC基板制備工藝流程
DPC技術具有如下優(yōu)點：低溫工藝（300℃以下），完全避免了高溫對材料或線路結構的不利影響，也降低了制造工藝成本；采用薄膜與光刻顯影技術，使基板上的金屬線路更加精細，因此DPC基板非常適合對準精度要求較高的電子器件封裝。但DPC基板也存在一些不足：電鍍沉積銅層厚度有，且電鍍廢液污染大；金屬層與陶瓷間的結合強度較低，產(chǎn)品應用時可靠性較低。
聲 明：文章內(nèi)容來源先進陶瓷材料，僅作分享，不代表本號立場，如有侵權，請聯(lián)系小編刪除，謝謝
展開 電子封裝中的回流焊仿真分析
封裝結構中不同材料之間存在熱膨脹系數(shù)差異，電子封裝在回流焊溫變過程中會產(chǎn)生翹曲變形。結構的翹曲會影響封裝結構的共面度，引發(fā)芯片斷裂、界面分層和焊點裝聯(lián)缺陷等質(zhì)量和可靠性問題。因而，掌握回流焊仿真分析技術，對提高產(chǎn)品封裝質(zhì)量、優(yōu)化電子封裝中回流焊的溫度設置具有相當重要的意義。
回流焊仿真技術路線
回流焊是一個熱加載過程，在進行回流焊仿真分析時，目前主要有以下幾種仿真技術路線：
基于CFD軟件的瞬態(tài)溫度場分析
采用此種方式，可以精確的考慮回流爐內(nèi)的結構，考慮熱風及熱空氣在回流爐內(nèi)的流動狀況，計算出來的溫度場比較準確。但是由于需要對流場域精確建模，并且還要計算長時間的瞬態(tài)和考慮結構的運動過程，計算量通常比較大。而且，采用CFD軟件，只能計算得到溫度場數(shù)據(jù)，無法直接得到PCB板的翹曲變形和焊點的失效。
基于結構分析軟件的溫度場+結構場耦合分析
此種方式直接利用了結構分析軟件中的熱分析功能和結構分析功能，可以同時計算出溫度場分布和應力應變場分布，這也是目前比較常用的方法。采用此種方法進行回流焊仿真分析時，主要問題在于溫度場的分析精度不高，從而會影響到結構應力和PCB板翹曲的計算。因為采用結構分析軟件進行溫度場模擬時，難以精確考慮空氣散熱的影響，通常只是施加了由經(jīng)驗獲得的對流換熱系數(shù)。
展開 自主CAE | 基于PERA SIM的電子封裝熱分析
1.摘要：本文基于PERA SIM Fluid仿真軟件分析電子封裝流動換熱問題，涵蓋了從幾何導入、網(wǎng)格劃分、求解設置到結果后處理的完整仿真流程。計算采用布辛尼斯克（Boussinesq）假設得到自然對流條件下封裝體溫度場及流場分布，通過設置接觸熱阻考慮導熱膠的影響。根據(jù)封裝材料屬性、輸入功率、空氣對流換熱系數(shù)等邊界條件，從幾何導入及修復開始，到網(wǎng)格劃分、邊界條件設置，到最后結果后處理，最終得到分析結果，實現(xiàn)了電子封裝完整熱分析過程。分析得到的封裝表面溫度和對流換熱效率對封裝設計具有一定的指導意義。
關鍵詞：電子封裝；自然對流；流熱耦合；熱設計
點擊下方視頻，查看精彩案例演示
2.引言
芯片封裝作為設計和制造電子產(chǎn)品開發(fā)過程中的關鍵技術之一，是半導體行業(yè)關注和重視的重點。封裝的作用主要有保護電路免受外界環(huán)境的影響、避免噪聲信號的污染，屏蔽外場的串擾，支撐封裝體內(nèi)機械機構、電氣互連，緩解封裝體內(nèi)部的機械應力，提供從封裝體內(nèi)功率器件到外界環(huán)境的熱傳遞路徑，使芯片間的引線從封裝體牢固地引出而非直接裝配在基片上等功能。
半導體技術按摩爾定理的發(fā)展，集成電路的密度將越來越高，且尺寸越來越小。所有芯片工作時都會發(fā)熱，熱量的累積必導致結點溫度的升高，隨著結點溫度提高，半導體元器件性能將會下降，甚至造成損害。為了保證元器件的結溫低于最大允許溫度，經(jīng)由封裝進行的從 IC 自身到周圍環(huán)境的有效散熱就至關重要。
本文基于PERA SIM Fluid仿真軟件實現(xiàn)了電子封裝熱分析的完整流程，從導入幾何模型開始，到劃分多面體混合網(wǎng)格、設置材料參數(shù)和邊界條件，隨后采用多核并行計算并得到最終溫度場結果。分析得到的封裝表面溫度和對流換熱效率對封裝設計具有一定的指導意義。
展開 SiCp/Cu電子封裝材料的主要制備方法
現(xiàn)代集成電路集成度和運行速度的不斷提高，導致電路功耗越來越大，發(fā)熱量不斷增加，器件因溫升而造成失效的可能性不斷加大，對電子封裝材料的要求也越來越苛刻。以碳化硅為代表的第三代半導體器件的發(fā)展對電子封裝材料的性能提出了更高的要求，如高導熱、低膨脹、優(yōu)異的耐溫性能等。碳化硅顆粒增強銅基復合材料（SiCp/Cu）具有更高的熱導率、更低的熱膨脹系數(shù)、更好的耐溫性能和更優(yōu)異的焊接性能等優(yōu)點，在電子封裝領域具有很大的應用潛力。
目前，SiCp/Cu電子封裝材料的制備方法主要有粉末冶金法、放電等離子燒結法、無壓浸滲法、壓力浸滲法和反應熔滲法等。
粉末冶金法
粉末冶金法是最早用來制備金屬基復合材料的方法。粉末冶金法制備SiCp/Cu的工藝流程是先將SiC粉和Cu粉混合均勻，然后將混合粉末冷壓成型，冷壓成型后的生坯再經(jīng)過特定工藝燒結完成復合制得SiCp/Cu電子封裝材料。粉末冶金法還可以采用將混合粉末直接進行熱壓燒結的工藝制備SiCp/Cu電子封裝材料。用粉末冶金法制備SiCp/Cu電子封裝材料，當SiC增強相含量較高時容易發(fā)生團聚，很難避免SiC顆粒間的直接接觸，導致材料孔隙度增大，難以獲得高致密度的復合材料。但是，采用粉末包覆和熱壓燒結的工藝可以提高粉末冶金法制得SiCp/Cu的致密度和綜合性能。
放電等離子燒結法
放電等離子燒結（SPS）法是近年發(fā)展起來的一種新型材料制備方法。
展開 