代碼生成后就需要仿真驗(yàn)證,嚴(yán)格按照已制定的規(guī)格標(biāo)準(zhǔn),通過(guò)仿真驗(yàn)證來(lái)反復(fù)檢驗(yàn)代碼設(shè)計(jì)的正確性。驗(yàn)證是芯片設(shè)計(jì)中最為耗時(shí)耗力的工序,ARM 技術(shù)白皮書(shū)統(tǒng)計(jì),一個(gè)項(xiàng)目 40% 的資源都用在了驗(yàn)證階段。 驗(yàn)證完成之后需要進(jìn)行邏輯綜合,用 EDA 工具把寄存器傳輸級(jí)設(shè)計(jì) RTL 描述變網(wǎng)表(Netlist),以確保電路在面積、時(shí)序等目標(biāo)參數(shù)上達(dá)到標(biāo)準(zhǔn)。