EUV的案例
設備 | 韓國EUV專家：中國的EUV設備開發在未來10~15年內不可能
根據韓媒Thelec報道，美國監管中國出口的半導體設備中，最引入注目的是EUV(極紫外線)設備。因為EUV設備對于極微半導體制造工藝至關重要。對于EUV設備出口管制，荷蘭政府和ASML表示反對，稱“如果需要的話，也會把設備賣給中國”。也有外媒報道稱，中國開始開發自己的EUV設備。
漢陽大學新材料工程系教授安鎮浩
中國能否成功開發出EUV設備？另外，EUV生態系統正式爆發的時間是什么時候？從被譽為韓國EUV最高專家的漢陽大學新材料工程系教授安振浩那里，我們可以了解到相關展望和預測。
今年2019年，安教授主導成立韓國首個EUV相關產學合作中心—EUN-IUCC(極紫外線產學合作研究中心)。最近，他以該中心為基礎，主導成立了漢陽智能半導體研究院(HY-ISS)，負責整個半導體工藝的研發，并擔任首任院長。
安鎮浩教授斬釘截鐵地說：“面對美國的出口管制，中國開始研發EUV設備，但不可能在短期內開發成功?！彼f：“EUV的技術難度很高，連日本都放棄了。10年、15年后，(中國成功開發EUV設備)將是不可能的。”
安教授接著評價稱：“High-NA EUV設備能夠實際應用于量產的時間將是2026年”，“High-NA EUV設備價格高達每臺5000億韓元（約26.5億人民幣），雖然很貴，但要想穩定高效運營精細工藝，轉型是必須的?！?圍繞半導體工藝的周邊生態系統也強調要為向High-NA EUV時代過渡做好準備。安教授表示：“EUV的Lens數差越多，光源的功率越高，對光刻膠(PR)、掩膜版、防護膜(pellicle)等各個半導體材料、器件要求的規格也會更高。因此，需要提高耐久性，或者利用針對更細微電路實現優化的材料的方式等?！?/span>
展開 EUV光刻機路線圖！
對于擁有多年視野的長期投資者來說，延遲應該無關緊要，就像之前很久的 EUV 延遲目前不再重要一樣，因為 ASML（終于）從 EUV 獲得了數十億美元。
EUV光刻機路線圖
特別是，英特爾新任 CEO 特意將“全面擁抱 EUV”作為讓 7nm 重回正軌的關鍵原因，修訂后的 7nm 工藝流程包含兩倍的 EUV 層數。這顯然也有利于英特爾未來對 EUV 的需求。例如，雖然上面的引用談到了四個系統，但最近 ASML 實際上只談到了兩個系統。顯然，英特爾在 EUV 上的支出將在 2022 年及以后增加。
為了滿足所描述的需求，ASML 此前曾表示將在 2021 年提高其生產能力，最多可生產 45-50 個 EUV 工具。然而，鑒于供應鏈的交貨時間較長以及上一節所述的問題，ASML 無法及時對 EUV 需求的增加做出反應。因此，ASML 很可能在 2020 年僅提供約 40 個設備。
有人指出，這將導致 ASML 連續第四年或第五年無法達到其年度交付目標，但當然只是討論了對此的提醒。
盡管如此，預計 ASP 的增加也將帶來進一步的增長，路線圖上有幾個升級的工具，這將帶來改進，例如更高的 WPH 吞吐量。ASML 預計其即將推出的工具將與其公司毛利率以及低兩位數的 ASP 增長（從約 1.4 億美元的水平）達到平價。2023 年工具實際上將在毛利率上交叉。
還有一些因素可以帶來額外的增長。例如，服務收入取決于曝光的晶圓數量，直到最近，這對于 EUV 來說仍然很低。為此，ASML 表示，每個 EUV 工具基本上都會成為其 ASP 每年 5-6% 的經常性收入來源。
此外，未來將有更多晶圓（芯片中的層）使用 EUV 進行曝光，因為目前只有十幾個最關鍵的層使用 EUV 進行曝光。（這就是英特爾“全面擁抱 EUV”的意思。）最后，DRAM 內存行業有望在未來也采用 EUV。
展開 EUV光刻機里的低調王者
更重要的是，地球上沒有 EUV 光源的天然來源。太陽的核心能產生 EUV 光譜，但沒有一個到達地球表面，因為大氣和臭氧層吸收了所有這些光。
電磁波譜
綜上所述，在地球上，EUV 完全由人工來源生產。這就使得其產生了兩個明顯的挑戰：
首先，EUV 光很難以受控方式產生。只有多重電離原子內殼中的激發電子才能發射 EUV。你只會在熾熱、致密的等離子體
（例如太陽的最外層區域）
中找到這些電子，而制造這些電子是一項相當艱巨的工作?；蛘邔⒆杂呻娮油ㄟ^同步加速器發射產生EUV光——這是一種巨大且極其昂貴的設備。
其次，EUV 光很容易被空氣和其他氣體吸收。這意味著光從產生的那一刻到撞擊硅片的那一刻，都必須穿過高質量的真空。這也意味著不可能構建“EUV 鏡頭”。相反，需要使用高度復雜的曲面反射鏡。傳統的光掩模也會吸收過多的光，因此它也需要具有反射性。
換而言之，對EUV光刻機而言，光源和鏡頭部分會是最大的兩個挑戰所在。再加上其他系統，這勢必是一個浩瀚的設計工程，光靠ASML一家是完成不了。為此，荷蘭巨頭和業界多家廠商合作。如蔡司、Cymer和通快，就是ASML EUV光刻機背后鮮被提及的巨頭。
鏡頭后面的“大家”
如前所述，由于EUV光的特性，在EUV光刻機中，一個反射的鏡頭是非常重要的，也是非常復雜的，這主要因為現實世界中沒有任何材料可以在單層中反射大部分 EUV 光。然而多層則可以增強彼此的反射，于是業界探討用這種方式制作相當高效的 EUV 反射鏡來縮小和聚焦圖像。
展開 
挑戰EUV光刻？NIL靠譜嗎！
當制程發展到7nm后，必須要用到EUV
(極紫外線)
光刻機，這種光刻機只有ASML能夠生產，且產能有限，廠商們要買到，并不容易，且ASML要優先供應臺積電、三星、英特爾這三家股東。
難以逾越的EUV
EUV是一種曝光設備，它可以根據發出的光的種類減少工序數量并節省時間和金錢?，F有的半導體材料氟化氬具有193nm的光波長。波長越短，可以雕刻出更精細的電路。使用氟化氬，以某種方式可以實現7nm的制程工藝。但在這之下就很難了。由于臺積電、三星等主要代工企業已達到5nm及以下的工藝，氟化氬曝光設備面臨限制。
EUV設備克服了這一限制。EUV的波長為13.5nm，可以實現5nm以下的工藝。因此，全球生產先進制程
（10nm以下）
的芯片代工企業都在努力引進 EUV 設備，這使得EUV供給非常緊張。如果有需求，可以通過增加供應來平衡。然而，EUV設備開發難度很大，一年只能生產十幾臺，ASML今年要生產的EUV設備數量約為40臺。這40臺被臺積電、三星電子和英特爾瓜分。2019年，EUV占ASML銷售額的31%，但到2020年，就占到了43%，成為最“賺錢”的產品線。
一臺EUV設備的高度可以達到4到5米，重量接近180噸。這樣的高科技設備，其中的零部件數量也是巨大的，大約有10萬個。EUV設備曝光是在真空室中完成的。還需要以0.005℃為單位精細控制溫度的技術。由于光學系統對污染物非常敏感，因此還必須實時進行內部監控。由于這些特點，生產EUV設備并不容易。
EUV 設備的性能取決于鏡頭和反射鏡的分辨率。分辨率通常與鏡頭像差 (NA) 成正比。出于這個原因，努力增加 NA 是絕對必要的。
展開 這場EUV光刻機爭奪戰，已經悄然打響
而DRAM存儲器則不同，如果做到1z（12～14nm）以下，就有可能需要用到EUV光刻機。屆時，存儲器廠商訂的EUV設備將有大的爆發。
據悉，三星電子目前已經嘗試將EUV應用于1z DRAM的生產當中。2020年8月，三星電子宣布在平澤工廠新建的第二座生產線開始生產16Gbit LPDDR5移動DRAM。三星電子采用EUV生產的第四代10納米級別的DRAM晶圓出貨量達到100萬個。
在內存業內，目前的代際劃分是1x、1y、1z、1α和1β。SK海力士表示，正在為使用EUV的DRAM的大規模生產做準備。SK海力士計劃從2021年起將EUV應用于1αDRAM，2022年將EUV應用于1βDRAM。SK海力士規劃升級M14晶圓廠的設備，同時在即將啟用的新廠——M16晶圓廠中安裝EUV光刻系統。
美光也在布局對EUV的使用。有消息稱，美光正在尋找管理EUV設備的工程師。美光科技高級副總裁兼移動產品事業部總經理拉杰·塔魯里認為，是否采用EUV考量的關鍵在于芯片生產的成本和效率?！拔覀儸F在使用的多重圖形曝光技術相比使用EUV在成本和效率上的優勢更加明顯?，F在我們已經推進到1α節點，我們覺得做到1β、1γ節點，現有的多重圖形曝光技術在成本上都會更加有優勢。但是在1γ之后，我們有可能會嘗試采用EUV。我們會進行成本效率分析，如果證明成本效率更優就會考慮采用。
展開 EUV光刻的“致命弱點”
前文所述，芯片制造商使用單一圖案化方法在 7nm 處插入 EUV。在單次圖案化中，您將特征圖案放在一個掩模上，然后使用單次光刻曝光將它們打印在晶圓上。最初，芯片制造商希望使用劑量為 20 mJ/cm2 的EUV 抗蝕劑。
“劑量是光刻膠在光刻曝光系統曝光時所承受的能量（每單位面積），”麥克解釋說。
在較低劑量 (20mJ/cm2) 下，芯片制造商可以以高吞吐量打印精細特征。但是較低的劑量也意味著更少的光子，以及更高的隨機概率。
因此，芯片制造商在 7nm 處使用更高的劑量，大約為 40mJ/cm2及以上，但也有一些權衡。更高的劑量會轉化為更多的光子，但掃描儀的吞吐量會受到影響。
同時，在 7nm 處，EUV 單次圖案化用于打印間距從38nm到36nm特征圖案。但是單圖案EUV在 32nm 到 30nm 間距達到了它的極限。
超過 30nm 間距，則需要 EUV 雙圖案化，這屬于5nm和3nm節點。雙圖案 EUV需要將芯片圖案分成兩個掩模，然后將每一層打印為單獨的層。
EUV 雙重圖案化更昂貴，因為該過程中有更多步驟。另一方面，您可以使用更高的劑量打印更大的特征，從而減少隨機效應。
“隨機性仍然是一個問題，但 EUV 雙重模式緩解了其中的一些擔憂，”Lam的Wise說。“EUV 雙圖案化雖然成本更高，但其優勢在于使 EUV 能夠以更易于管理的間距運行。例如，如果您想打印 30nm 間距線，則可以使用直接打印來完成。但是隨機性是一個重大挑戰，因為隨機性中最重要的因素是CD或正在打印的特征的大小。通過打印更大的尺寸，您基本上可以在給定的特征中捕獲更多的光子，并且隨機性得到改善。
展開 設備｜EUV Solution在韓國率先量產Pellicle透過率檢查設備
CINNO Research產業資訊，EUV(極紫外線)解決方案專業公司EUV Solution在韓國國內首次實現檢測EUV用Pellicle（光罩薄膜）的透過率設備的商用化。據了解，最近向主要客戶工序交付了相應設備。
根據韓媒Thelec報道，根據12月23日業界消息，EUV Solution首次將EUV用Pellicle檢測設備“EPTR”安裝在客戶工藝上，這是該設備首次實現韓國商業化。
EUV用Pellicle是一種超薄薄膜形態的消耗性材料，在EUV曝光工藝中保護光刻膠免受灰塵侵害。EUV與現有工藝中利用的氟化氬(ArF)相比，波長的長度縮短14分之一左右，可實現更精細的電路，但存在光源損耗大的缺點。因此，業內人士分析，如果要實現EUV用Pellicle不影響工藝良品率，透過率至少要超過90%。
檢驗EUV用Pellicle的透過率的設備是EUV Solution的EPTR。EPTR利用EUV波長，以超高速測量直接EUV Pellicle的透過度和反射度等?，F有的EUV用Pellicle開發廠商為了進行這種分析，必須委托海外公司或韓國國內的研究機構。公司內部一直利用ArF等其他光源進行間接的測量。
去年第四季度，EUV Solution開發出了EPTR設備。
展開 ASML今年將推新一代EUV光刻機，產能為每小時170片
根據相關企業的規劃，在7/5nm節點，芯片生產將導入極紫外（EUV）光刻技術，EUV光刻使用13.5nm波長的極紫外光，能夠形成更為精細的曝光圖像。芯片廠商計劃將EUV光刻應用到最困難的光刻工序，即金屬1層以及過孔生成工序，而其他大部分工序則仍將延用193nm ArF浸潤式光刻機+多重成像來制作。據EUV光刻機生產商阿斯麥（ASML）稱，相比浸潤式光刻+三重成像技術，EUV光刻技術能夠將金屬層的制作成本降低9%，過孔的制作成本降低28%。
EUV光刻的關鍵技術包括EUV光源和高數值孔徑（NA）鏡頭，前者關乎光刻機的吞吐量（Throughput），后者關乎光刻機的分辨率（Resolution）和套刻誤差(Overlay)能力等。目前，全球EUV光刻機生產基本上由荷蘭阿斯麥公司所壟斷，其最新 NXE:3400B EUV機型，采用245W光源，在實驗條件下，未使用掩膜保護膜（pellicle），已實現每小時曝光140片晶圓的吞吐量；該機型在用戶端的測試中，可達到每小時曝光125片晶圓的吞吐量，套刻誤差2nm；按照阿斯麥公司EUV技術路線規劃，公司將在2018年底前，通過技術升級使NXE:3400B EUV機型的套刻誤差減小到1.7nm以下，滿足5nm制程的工藝需求；在2019年中，采用250W EUV光源，達到每小時145片晶圓的量產吞吐量；在2020年，推出升級版的NXE:3400C EUV機型，采用250W EUV光源達到155片/時的量產吞吐量?？傮w上，目前的250W EUV光源已經可以滿足7nm甚至5nm制程的要求，但針對下一代的EUV光源仍有待開發。據估算，在3nm技術節點，對EUV光源的功率要求將提升到500W，到了1nm技術節點，光源功率要求甚至將達到1KW。
展開 EUV光刻機路線圖
例如，服務收入取決于曝光的晶圓數量，直到最近，這對于 EUV 來說仍然很低。為此，ASML 表示，每個 EUV 工具基本上都會成為其 ASP 每年 5-6% 的經常性收入來源。
此外，未來將有更多晶圓（芯片中的層）使用 EUV 進行曝光，因為目前只有十幾個最關鍵的層使用 EUV 進行曝光。（這就是英特爾“全面擁抱 EUV”的意思。）最后，DRAM 內存行業有望在未來也采用 EUV。
基于客戶對先進節點不斷增長的 EUV 需求，據預計，ASML今年將比去年增長約 30%，相當于 2021 年 EUV 系統收入約為 58 億歐元。
因此，盡管 EUV 交付量低于預期，但考慮到 ASP 的增長，ASML 仍預計 2021 年 EUV 將增長 30%。此外，鑒于成熟工藝晶圓廠的半導體短缺，ASML 現在也預計其非 EUV 業務需求強勁。例如，臺積電史無前例地宣布將擴充28nm 晶圓廠產能。
到 2022 年，當上述供應問題基本得到解決時，ASML 現在預計將出貨 55 個 EUV 系統。盡管如此，ASML 表示，即便如此，它也可能會受到其供應鏈的限制，因為需求可能會超過 55 個系統的供應。
展開 ASML科普，EUV光刻機的奇跡之路
在了解了他們在 EUV 方面的開創性研究后，教授問道：“但你真的可以用這些東西做任何有用的事情嗎？”
“他的話一直困擾著我，”Andrew說，他回家過圣誕假期，兩周后帶著一份 30 頁的 EUV 光刻白皮書回來。他和他的團隊在那年晚些時候的一次會議上提交了這篇論文，但即便如此，也很難找到支持?！澳銦o法想象我在那次演講中得到的負面評價，”Andrew回憶道。“觀眾中的每個人都想刺穿我。我把尾巴夾在兩腿之間回家了，發誓再也不談論 EUV 光刻了?！?但一周后，Andrew接到了來自貝爾實驗室的William (Bill) Brinkman的電話，后者隨后成功地讓美國能源部為勞倫斯利弗莫爾和桑迪亞實驗室的 EUV 光刻研究國家項目提供資金，后來被稱為“虛擬國家實驗室”。
走向工業化
“Bill給了我們錢，但錢遲早會用完，”Andrew說。“關鍵的是讓行業參與支持這項新技術?！?Andrew的老板，已故的Natale (Nat) Ceglio，在招募包括英特爾在內的公司采用 EUV 方面發揮了重要作用。
參與的美國芯片制造商組成了“EUV LLC”，與虛擬國家實驗室簽訂合同，以加速 EUV 光刻技術的開發并降低與新技術工業化相關的風險（EUV 光刻技術，Wurm，Stefan，Gwyn 和 Chuck，2008 年）。
ASML 的原型 EUV 系統之一，或“alpha 演示”工具。
與此同時，在荷蘭，EUV 光學教授 Fred Bijkerk 于 1990 年在荷蘭投影了第一張 EUV 圖像。然而，直到 1990 年代后期，EUV 光刻的工業化研究才在歐洲開始。1997 年，ASML 聘請了 Jos Benschop（技術高級副總裁）來啟動其EUV 計劃。
展開 
英特爾EUV已延期14年，預估2021年前仍難以見到
據Bernstein的電子工程師兼分析師Mark Li的說法，英特爾已將極紫外光刻技術(EUV)延遲至2021年推出。較競爭對手臺積電和三星晚了數年之久。
據了解，因英特爾制程發展延宕的問題，已使得英特爾旗下10 納米產品線量產亦延遲，因新產線的工藝節點及安裝工具都需要花上數年時間，所以普遍會提前幾年制定每個節點的具體特性。
由于工藝技術的進步(如降低的納米數) 會提升效率，業界也都會將新技術設計在新節點上。對于EUV 來說尤其如此，與標準的193 納米ArF 光刻相比，EUV 需要非常不同的制造條件和公差值。
此外，英特爾是否能如期在2021 年推出EUV，也變成了一個問號。因英特爾最初早在 2000 年就計劃將于 2004 年推出EUV 技術，然而14 年之后，英特爾還是未能達成此一目標。
主要的代工廠(包括直到上周的格芯GlobalFoundries)，多年來一直在討論關于EUV 的導入。臺積電的第一個7 納米節點不使用EUV，而是使用后來的7 納米強化版(7FF+) 技術，7 納米強化版(7FF+) 也將在2019 年初量產。
EUV 是否真的如此厲害？臺積電公布的數據顯示，7FF (無EUV) 相比，外媒《ExtremeTech》指出，7FF+ 可能只有些微的進步。
臺積電各制程技術評比/ 圖：Anandtech
其實，EUV的主要用途是提升良率、縮短制造時間、以及改善代工業務的成本結構，而不是產生顯著的性能改進。臺積電也有可能計劃對節點進行逐步改進，以達到EUV以外的這些性能和功率目標。
外媒報導稱：
臺積電承認，目前EUV 工具光源的日均功率水平僅為145 瓦，不足以滿足商業用途。
展開 為下一代EUV光刻機做好準備
“在 13.5 納米波長下使用 EUV 應該會更容易、更可行?！? 2018 年，三星和臺積電引入了 ASML 的 0.33 NA EUV 掃描儀，用于制造 7nm 芯片，最近是 5nm。ASML 的 EUV 掃描儀支持 13 納米分辨率，吞吐量為每小時 135 至 145 個晶圓
(wph)
。
但 EUV 并不完美。該過程有時會導致不必要的變化和缺陷。系統正常運行時間也是一個問題。
盡管如此，在 7 納米，芯片制造商正在使用 EUV 來圖案化芯片特征，間距從 40 納米開始。供應商正在使用基于 EUV 的單一圖案化方法。這個想法是將芯片特征放在一個掩模上，然后使用單次光刻曝光將它們打印在晶圓上。
芯片制造商希望盡可能擴展 EUV 單一圖案。EUV 單次構圖在 32nm 到 30nm 間距達到極限，代表 5nm 節點左右。
在這些間距及以上，大致在 3nm 節點，芯片制造商需要尋找新的選擇，即 EUV 雙圖案。在雙重圖案化中，您將芯片特征分割在兩個掩模上并將它們打印在晶圓上。這既復雜又昂貴，但這也是晶圓廠通過 193nm 光刻技術掌握的東西。
有些人可能希望完全避免 EUV 雙重圖案?！艾F在我們正在接近 0.33 NA EUV 單次曝光的極限，為此我們正在考慮High NA EUV，”來自TEL的工藝工程師 Arnaud Dauendorffer在最近的 SPIE 光掩模技術 + EUV 會議上的演講中說。
為了避免 EUV 雙重圖案化，芯片制造商正在推動 3nm 及以上的高數值孔徑 EUV。
展開 S&S Tech | 率先成功開發出穿透率90% EUV防護膜
CINNO Research產業資訊，Blank mask生產企業S&S Tech成功開發出了穿透率達90%的半導體EUV制程用防護膜(pellicle)，這是韓國首次。目前，只有荷蘭ASML公司成功開發出了穿透率為90%的EUV pellicle。如果完成質量測試后正式量產，預計將對S&S Tech的銷售擴大做出巨大貢獻。
根據韓媒thelec報道， S&S Tech最近完成了全尺寸EUV pellicle的開發。據悉，該公司為了進行EUV pellicle的質量測試，正在與ASML進行協商。
pellicle是在半導體曝光制程中保護photo mask免受污染的超薄膜形態的消耗性材料。最近，隨著想要在存儲半導體超細工藝中引進EUV設備的企業增加， EUV專用pellicle的需求也呈增加趨勢。
與現有的ArF曝光設備不同，EUV設備的結構是光反射到鏡子后，再到晶片，因此光源損失很大。要想使光源損失降到最低，必須使用穿透率超過90%的EUV用pellicle。雖然也可以選擇不使用pellicle，但EUV光罩是價值數億韓元的高價配件，因此若要減少灰塵對光罩的損傷，就必須使用pellicle。
展開 智芯研報 | 下一代的EUV光刻，準備好了嗎？
與 EUV 光刻的低焦深相關的薄光刻膠膜厚度，結合減少劑量以提高系統吞吐量/正常運行時間的目標，意味著 EUV 曝光是一個隨機過程，事件中的（隨機）變化光子/單位面積密度。
聚合物-CAG-抑制劑組分密度的不均勻性是另一個變化來源。過渡到薄有機光刻膠薄膜的另一個困難折衷是需要對圖案化后蝕刻（或注入implant）工藝步驟足夠堅固。較厚的 PR 層對后續步驟更堅固，但在較低的曝光劑量下更難解決。如下圖所示，高縱橫比顯影的 PR 薄膜會出現“圖案塌陷”（pattern collapse）。
顯影液的表面張力會破壞相鄰的高 PR 線之間的間距。
因此，工藝工程師專注于改進 EUV 計量，以發現光刻缺陷機制——例如，未完全開發的線路和通孔。EUV 演進中強烈相互依賴性的另一個跡象是半導體設備供應商專注于快速、在線光刻檢測。
抗High NA EUV（Resists for High NA EUV）
James 提供的數據是英特爾、光刻膠供應商、學術機構和研究實驗室密切合作的結果。下圖說明了由High NA EUV 實現的光刻間距的目標轉變，以及需要更薄的抗蝕劑涂層以減少焦深。
在高數值孔徑 EUV 系統可用之前，材料工程師如何評估潛在的光刻膠材料？James 描述了英特爾專門為光刻膠研究開發的系統，如下圖所示。
EUV 源連接到wafer chamber。
展開 