計算光刻的案例
光刻技術第1期 | 計算光刻技術介紹
當傳統光刻逼近物理極限，計算光刻憑借光學仿真、圖形校正等核心能力，成為突破芯片特征尺寸瓶頸、有效保障生產良率的關鍵支撐，廣泛賦能消費電子、高端制造等核心領域。
武漢二元科技深諳光刻技術的核心作用，未來將深耕計算光刻領域，此文章為該系列第一篇，后續將持續更新計算光刻系列文章，推動計算光刻技術突破，助力光電產業發展。
01/簡介
計算光刻技術作為分辨率增強技術的重要延伸，其核心定義是借助計算機輔助技術，提升光刻工藝中圖形轉移的保真度。這一技術的出現，與集成電路產業的發展需求密切相關——隨著芯片特征尺寸持續縮小，傳統光刻技術逐漸逼近物理極限，分辨率提升遭遇瓶頸，而計算光刻通過數值建模與工藝仿真優化的核心路徑，成為突破這一瓶頸、提高光刻分辨率的關鍵解決方案。
該技術的核心體系涵蓋光學成像物理仿真、光學鄰近效應校正以及光源-掩膜協同優化等關鍵技術。其作用機制在于，通過專業軟件對光刻系統的核心元素（包括光源、掩膜版、光學鏡頭等）進行精準模擬與參數優化，從技術層面助力光刻機突破硬件限制，更精準地刻蝕芯片的微小結構。最終，這一技術不僅實現了光刻分辨率的顯著提升，還有效保障了芯片生產的良率，為集成電路向更小特征尺寸發展提供了核心支撐。
02/關鍵技術原理與方法
在計算光刻的核心技術體系中，光學鄰近效應校正（OPC）與光源掩模聯合優化（SMO）是兩大關鍵技術，二者從不同維度提升圖形轉移精度與光刻分辨率，共同構筑起計算光刻的技術核心。
光學鄰近效應校正（OPC）以修正光刻后圖形缺陷和變形為核心目標，是保障圖形復刻精度的基礎技術。
展開 光刻技術第21期 | BCS計算光刻理論
01/簡介
隨著集成電路制程持續向3nm及以下節點突破，光刻系統中的光學衍射、掩模三維效應與光致抗蝕劑非線性響應形成強耦合，使光源-掩模優化、光學鄰近校正等核心環節面臨“精度-效率-魯棒性”三重挑戰。
傳統線性壓縮感知技術因難以刻畫光刻系統的復雜非線性映射，優化結果易出現工藝窗口收縮；經典貝葉斯方法雖具備統計建模優勢，但固定先驗分布無法適配多樣化光刻圖形，導致最優信號估計精度不足。在此背景下，融合貝葉斯統計與壓縮感知的BCS（Bayesian Compressed Sensing）計算光刻理論應運而生，成為破解上述瓶頸的關鍵理論支撐。
BCS計算光刻理論的核心優勢在于通過統計建模與稀疏優化的協同，實現光刻系統的精準調控，其技術體系圍繞三大關鍵模塊構建：BCS問題模型作為理論基礎，通過融入光刻物理機理建立稀疏信號與觀測數據的關聯，突破線性模型的適配局限；
先驗分布與邊緣概率密度建模為統計推斷提供依據，動態適配不同圖形特征的稀疏性規律，提升模型魯棒性；最優信號估計與迭代優化則為工程化求解提供路徑，通過高效迭代算法實現精度與效率的平衡。本文聚焦BCS計算光刻理論體系，系統解析各核心模塊的構建邏輯與內在關聯，闡明其在光刻優化中的作用機理，為先進計算光刻技術的工程化應用提供理論支撐。
在先進制程光刻的光源優化中，貝葉斯壓縮感知（BCS）光源優化技術是實現“少測量、高精度、易制造”光源的核心支撐——它以概率統計與先驗約束為核心，讓光源信號的重構既高效又貼合實際工藝需求。
展開 光刻技術第18期 | 非線性壓縮感知理論
非線性CS重構：適配光刻的核心邏輯
非線性壓縮感知重構的核心任務，是在預設的約束集合范圍內，找到能讓目標函數取值最小的“待恢復信號”——這一邏輯恰好匹配了非線性光刻優化中“精準求解、高效運算”的核心需求。
為適配不同場景的運算需求，這套算法體系設計了分層升級的迭代方案：
迭代硬閾值（IHTs）算法：作為基礎迭代方案，它的流程簡潔高效：每一輪迭代時，先結合當前信號、運算步長與目標函數梯度，計算出中間結果；再通過專屬映射運算（僅保留中間結果中數值最大的S個元素，其余元素統一置為0），得到下一輪迭代的信號，實現逐步優化。
牛頓-迭代硬閾值（Newton-IHTs）算法：是IHTs的性能升級版本，在IHTs的迭代邏輯基礎上，額外引入Hessian矩陣的逆矩陣參與中間結果計算——這一改進能顯著加快迭代收斂速度，進一步縮短非線性光刻優化的運算周期。
有限內存BFGS（L-BFGS）算法：由于直接計算Hessian矩陣的成本較高，該算法采用“有限內存的BFGS”方案近似計算Hessian矩陣：它以單位矩陣為基礎，結合用戶自定義參數，通過一系列矩陣運算完成近似求解，既保留了Hessian矩陣的輔助優化效果，又大幅節省了計算資源，實現了“精度與成本的平衡”。
這套非線性CS重構算法矩陣，通過分層迭代邏輯與高效矩陣策略，實現了“精度不妥協、效率再提升”的非線性光刻優化效果，為先進制程的光刻運算提供了更靈活、高效的技術支撐。
03/先進技術與未來發展方向
當前，非線性壓縮感知理論已在計算光刻領域實現關鍵突破，核心進展集中于重構模型與迭代公式的精準化升級。
展開 中國光刻，重大進展！
來源中國科學院，杰夫視點
今日半導體 新聞摘要：6月10日，中國科學院官網刊文稱，上海光機所在計算光刻技術研究方面取得重要進展。中科院上海光學精密機械研究所信息光學與光電技術實驗室，提出一種基于虛擬邊（Virtual Edge）與雙采樣率像素化掩模圖形（Mask pixelation with two-phase sampling）的快速光學鄰近效應修正技術（Optical proximity correction, OPC）。仿真結果顯示，這技術具有較高的修正效率。
以下是詳細報道
中國科學院上海光學精密機械研究所信息光學與光電技術實驗室提出一種基于虛擬邊（Virtual Edge）與雙采樣率像素化掩模圖形（Mask pixelation with two-phase sampling）的快速光學鄰近效應修正技術（Optical proximity correction, OPC），仿真結果表明該技術具有較高的修正效率。
光刻是極大規模集成電路制造的關鍵技術之一，光刻分辨率決定集成電路的特征尺寸。隨著集成電路圖形的特征尺寸不斷減小，光刻系統的衍射受限屬性導致明顯的光學鄰近效應，降低了光刻成像質量。在光刻機軟硬件不變的情況下，采用數學模型和軟件算法對照明模式、掩模圖形與工藝參數等進行優化，可有效提高光刻分辨率、增大工藝窗口，此類技術即計算光刻技術（Computational Lithography）。該技術被認為是推動集成電路芯片按照摩爾定律繼續發展的新動力。
OPC技術通過調整掩模圖形的透過率分布修正光學鄰近效應，從而提高成像質量。
展開 
光刻技術第11期 | 矢量OPC數值計算與分析1
光刻系統為照明波長193nm、NA=1.2的浸沒式光刻系統采用相干因子為σ=0.12的圓形照明，對垂直線條采用Y偏振照明，對水平線條采用X偏振照明，掩模為AItPSM型PSM。
為了驗證WP罰函數在降低掩模復雜度方面的作用，在OPC的優化損失函數中分別加入傳統WP和GWP兩種罰函數項，并對比PSM的OPC優化結果，分析WP和GWP在降低掩模復雜度和提高成像質量方面的性能。
仿真通過調整WP和GWP的加權系數權衡成像誤差和掩模復雜度這兩個相互制約的因素。因此，仿真對WP和GWP采用相同的加權系數、從而能夠更加公平地比較兩種罰函數方法。
采用WP和GMP兩種罰函數PSM的OPC優化結果
03/仿真結果
針對垂直密集線條、水平線條的PSM掩模優化：
? 掩模復雜度：用“分割梯形總數”衡量，GWP罰函數使梯形數增多（如垂直線條從688增至818）。
? 成像保真度：用PAE（成像誤差）、CDE（關鍵尺寸誤差）衡量，GWP罰函數更優（如水平線CDE從20nm降至0nm，PAE從872提升至796）。
04/結論
GWP罰函數在平衡掩模復雜度與成像保真度上更具優勢，可在可接受的掩模復雜度增加范圍內，顯著降低成像誤差（CDE）、提升成像質量（PAE）。
展開 光刻技術第4期 | 光刻成像理論
01/簡介
光刻成像理論的演進與物鏡NA發展緊密耦合。半導體工藝早期，光刻系統以低數值孔徑（NA<1）為特征，光的傳播與成像可通過標量光刻成像理論精準描述，其核心是將光場視為標量、忽略偏振特性，該簡化在低NA場景下誤差極小且能降低模型復雜度，為早期光刻技術產業化奠定理論基礎。
此階段技術研發圍繞“標量計算光刻成像RET”展開，基于瑞利-索末菲衍射模型等標量模型，結合光源優化、OPC等逆向算法，通過調整光源強度、修正掩模邊緣等補償光學鄰近效應，實現關鍵尺寸（CD）精準控制，例如90nm-45nm節點中，標量計算光刻通過添加SRAF拓寬工藝窗口，滿足當時芯片制造需求。
隨著工藝進入28nm及以下節點，為突破衍射極限，光刻系統采用高數值孔徑（NA>1）浸沒式設計，通過填充高折射率（n≈1.44）液體將有效NA提升至1.35以上。此時光的偏振特性影響不可忽略，高NA下光場在物鏡邊緣傳播方向與光軸夾角增大，不同偏振態光的衍射效率和傳播特性存在差異，標量理論“忽略偏振”的假設會導致成像誤差劇增，無法滿足CD均勻性要求，這一瓶頸直接推動光刻成像理論從“標量”向“矢量”范式轉換，矢量光刻成像理論隨之產生。
02/矢量成像模型
二維矢量光刻成像模型聚焦平面圖形的高保真成像，主要應用于邏輯芯片的二維關鍵圖形（如柵極、接觸孔陣列）。它在局部坐標系和全局坐標系下分別構建理論框架，局部坐標系以單個圖形單元為原點，可簡化局部光場計算，實現單個圖形 CD 均勻性與邊緣精度的精細優化；全局坐標系以整個曝光視場為基準，能分析全視場偏振像差的空間分布差異，實現全視場二維圖形成像均勻性的全局優化。
展開 光刻技術第14期 | 矢量SMO數值計算與分析-考慮PW的仿真結果
07/先進技術與未來發展方向
當前，考慮工藝窗口（PW）的矢量SMO數值計算已實現關鍵突破：標準化仿真條件與精準測量點布設保障了數據可靠性，掩模延拓技術強化了邊緣成像魯棒性，規范化仿真參數與流程則提升了結果可復現性，顯著擴展了先進制程的PW范圍，支撐3nm節點量產良率提升。
未來，技術將向多維融合演進：AI賦能仿真模型實現PW與掩模延拓參數的自適應匹配；融入EUV多物理場耦合計算，提升復雜工藝下PW預測精度；構建跨流程協同框架，聯動掩模制造與刻蝕工藝優化PW。極端制程下，量子化數值模型將成為核心，助力1nm及以下節點PW性能突破。
光刻技術第15期 | 矢量SMO數值計算與分析-最佳焦面處的成像性能
01/簡介
隨著集成電路制程向先進節點迭代，光刻成像的焦面精度對圖形保真度的影響愈發顯著，最佳焦面處的成像性能直接決定芯片制造良率。光源-掩模協同優化（SMO）作為分辨率增強核心技術，其矢量模型因能精準刻畫偏振、三維掩模衍射等效應，成為先進制程優化的關鍵工具，而數值計算的精度與分析深度則是發揮其效能的核心前提。
本文聚焦最佳焦面成像性能，通過搭建標準化仿真條件，開展矢量SMO數值計算；結合多維度性能指標對比仿真結果，明確不同SMO技術的適配場景；基于批量測試驗證技術穩定性，最終形成系統的矢量SMO數值計算與性能評估體系，為先進光刻工藝優化提供支撐。
02/仿真條件
密集線條（CD=45nm，占空比1:1）、193nm波長、NA=1.2浸沒式光刻、Y偏振照明，所有掩模尺寸為4020nm4020nm，掩模上的像素尺寸為20nm20nm。迭代總次數為150次。
03/仿真結果及其性能指標對比
采用密集線條作為目標圖形的仿真結果，并對比SO、MO、SISMO、SESMO、HSMO五種不同的RET。圖中第一列為光源圖形，從黑色到白色代表[0,1]的連續光強區間；第二列為掩模圖形，黑色和白色分別代表阻光區域和透光區域；第三列為光刻膠中的成像。
圖(b)為目標圖形。圖形是CD=45mm，占空比為1：1的密集線條圖形。
下圖展示了不同技術對密集線條圖形的仿真結果，通過PAE（成像誤差）指標對比各技術的成像保真度提升效果。
各技術中，HSMO的PAE最低，成像保真度提升效果最顯著。
展開 不止EUV，先進芯片制造還有新選擇
目前，基于嵌段共聚物的DSA光刻技術已經被用于制造各種半導體器件，如鰭式場效應晶體管（FinFET）、存儲器、位元圖案介質和光子器件等。在SPIE上發表的一篇論文中，也指出了DSA應用于DRAM的可能性。
DSA工業化面臨的挑戰
上文我們敘述了DSA技術的應用前景和優勢，但是DSA真正工業化仍然面臨著一些挑戰。在胡曉華, 熊詩圣的《先進光刻技術:導向自組裝》論文中點出，DSA光刻技術應用于工業化主要分大兩步，首先是采用“自上而下”的光刻工藝制備引導圖形。然后，嵌段共聚物分子在制備的引導圖形上進行自組裝。目前進行自組裝的研究已經頗多，此前一直困擾DSA光刻的缺陷問題也逐漸控制到半導體行業所能接受的范圍。并已經在300mm晶圓DSA先導線上進行了實踐，證明了其進入工業化的可行性。
在胡曉華, 熊詩圣的《先進光刻技術:導向自組裝》論文中指出，問題主要是在引導圖形上，目前關于DSA圖形化工藝的計算光刻以及EDA研究非常少，這是DSA光刻工業化中所面臨的最大挑戰。因為在實際芯片制造中，其版圖非常復雜，并不是簡單的規則圖形。IBM研究團隊提出在芯片制造中融入DSA工藝，開發一套計算光刻工具，實現設計工藝協同優化，形成材料、設備、工藝、計算光刻、仿真模擬和EDA的完整產業鏈，推動DSA光刻技術真正進入工業化生產。
當然，嵌段共聚物DSA光刻技術進入工業生產，還需對DSA工藝、材料以及與現有半導體產線的兼容性問題進行全面了解。工藝方面，需要選擇合適的設備，優化工藝條件，以實現高通量制造；材料方面，要保證嵌段共聚物的批量化生產、電子級純度以及穩定性。此外，還需采用先進的設備對缺陷進行檢測和分析。
展開 不止EUV，先進芯片制造還有新選擇
在胡曉華, 熊詩圣的《先進光刻技術:導向自組裝》論文中點出，DSA光刻技術應用于工業化主要分大兩步，首先是采用“自上而下”的光刻工藝制備引導圖形。然后，嵌段共聚物分子在制備的引導圖形上進行自組裝。目前進行自組裝的研究已經頗多，此前一直困擾DSA光刻的缺陷問題也逐漸控制到半導體行業所能接受的范圍。并已經在300mm晶圓DSA先導線上進行了實踐，證明了其進入工業化的可行性。
在胡曉華, 熊詩圣的《先進光刻技術:導向自組裝》論文中指出，問題主要是在引導圖形上，目前關于DSA圖形化工藝的計算光刻以及EDA研究非常少，這是DSA光刻工業化中所面臨的最大挑戰。因為在實際芯片制造中，其版圖非常復雜，并不是簡單的規則圖形。IBM研究團隊提出在芯片制造中融入DSA工藝，開發一套計算光刻工具，實現設計工藝協同優化，形成材料、設備、工藝、計算光刻、仿真模擬和EDA的完整產業鏈，推動DSA光刻技術真正進入工業化生產。
當然，嵌段共聚物DSA光刻技術進入工業生產，還需對DSA工藝、材料以及與現有半導體產線的兼容性問題進行全面了解。工藝方面，需要選擇合適的設備，優化工藝條件，以實現高通量制造；材料方面，要保證嵌段共聚物的批量化生產、電子級純度以及穩定性。此外，還需采用先進的設備對缺陷進行檢測和分析。
任何新技術在工業化的道路上都是漫長且崎嶇的，EUV光刻技術也是經歷了幾十多年的發展，DSA這項光刻技術無疑也將面臨一些波折。不過DSA這項革新的自下而上的圖形形成方法，使其在更先進的工藝節點中頗具潛力。再考慮到其對芯片制造成本上可能實現的節約，這些都將繼續支撐DSA研究者們繼續探索下去，我們也期待DSA真正能夠助力5nm、3nm甚至更小工藝節點芯片的研發。
展開 芯片股大漲，投資破紀錄，我們攻克最核心的光刻機進度如何了
近年來，承擔著國家“02專項”的不少企業也紛紛傳來研究成果，其中，最讓國人期待的當屬上海微電子，有媒體曾曝出上海微電子今年年底或推出可生產28nm制程的DUV光刻機，28nm是芯片制程的重要節點。
在當今芯片消費市場，28nm節點及更大制程的成熟芯片仍屬市場需求的大頭，據IC Insights發布的《2020-2024年全球晶圓產能》，預計2024年時，40nm以上成熟制程的占比仍有37%之高。甚至有行業人士表示，目前國內現在最缺的不是28nm、14nm或是7nm工藝，而是車載電子、圖像傳感器、WiFi藍牙射頻的55nm制程芯片。
對上海微電子而言，若真能在今年年底實現該光刻機的突破，則意味著我國成熟制程芯片生產的各流程對外界的依賴程度大大減少。
“02專項”可以說代表了我國芯片在自主研發上的頂尖實力，除了上海微電子外，上海光機所近日也傳來好消息。6月10日，中國科學院官網稱，上海光機所在計算光刻技術研究方面取得重要進展。官網消息表示此類技術為計算光刻技術（Computational Lithography），即在光刻機軟硬件不變的情況下，采用數學模型和軟件算法對照明模式、掩模圖形與工藝參數等進行優化，可有效提高光刻分辨率、增大工藝窗口。
固然，基于“02專項”，我國在光刻技術上有著不小突破，但隨著摩爾定律的運轉，這則2006年發布的文件（其重點是對22-45nm芯片制造裝備進行研發突破）顯然與最新的業界情況還有一些距離，基于此，我們也可以清楚的看到我國在光刻機研發上與國際先進水平的差距。
展開 
[光學工程] JCMsuite納米光學仿真分析軟件
后處理：特別支持和有效計算光學中所有必需的后處理，如傅立葉變換、遠場、能量通量、重疊積分、光學成像、共振膨脹和Purcell因子等。
3、分析和優化工具包
機器學習技術可以有效地分析和優化光學系統的性能。
優化：貝葉斯優化是一種高效的優化方法，能以更短的計算時間開發高性能設備。其他支持的優化方法包括Downhill Simplex優化，粒子群優化(particle swarm optimization)，差分進化（differential evolution）和L-BFGS-B方法。
積分：基于高斯過程，可以用相對較少的模擬結果計算參數積分。
預測：在學習階段之后，可以針對未知參數預測光學系統的性能。
04
—
應用領域
1、計算光刻
JCMsuite允許完整的光學模擬鏈：復雜照明的描述、通過光學成像系統和光掩模傳播的光場計算、直到光刻膠中的圖像形成。
2、計算計量
周期大于照明波長一半的結構的光學計量已成為標準的計量技術。然而，快速和嚴格的模擬技術以及設計的測量裝置的發展產生了在深亞波長范圍內的光學計量方法。
3、波導和光纖
JCMsuite計算各種波導的波導模式和相應的傳播常數，包括單模和多模光纖、光子晶體光纖、微結構光纖、集成光波導、等離子體波導。圓柱和扭曲坐標系中的模式計算可嚴格計算波導彎曲的影響。
4、光伏
JCMsuite支持提高光伏效率的所有方面：層結構和材料成分的效率分析、隨機和微結構層的影響、背反射和表面、規則或隨機分布等離子體粒子的等離子體效應和包括頻率轉換在內的非線性效應。
展開 光刻技術第19期 | 非線性壓縮感知光源-掩模優化的數學模型
01/簡介
隨著集成電路制程向3nm及以下節點突破，光刻系統的光學畸變、掩模三維衍射及光致抗蝕劑非線性響應等效應疊加，使光源-掩模協同優化（SMO）成為保障成像精度的核心技術。
傳統線性壓縮感知技術雖在光源單變量優化中實現了降維高效求解，但面對SMO場景中掩模-成像的強非線性映射關系，其線性假設難以精準刻畫優化變量與成像質量的關聯，導致優化精度與可制造性失衡。在此背景下，非線性壓縮感知（NCS）理論與SMO技術的融合成為突破瓶頸的關鍵，而數學模型的構建則是該融合技術落地的核心前提。
非線性壓縮感知光源-掩模優化的數學模型，通過多模塊協同實現非線性場景的精準優化：目標函數定義為成像質量的量化基準，為優化提供明確方向；含罰函數的總目標函數則通過約束項控制光源與掩模的復雜度，解決優化結果可制造性不足的問題；稀疏表示與參數變換借助小波、DCT等基函數實現變量降維，延續壓縮感知的高效優勢；
最終通過非線性CS-SMO模型整合上述模塊，構建非線性映射下的優化框架。本文聚焦該數學模型體系，系統解析各核心模塊的構建邏輯，闡明非線性場景下SMO的優化機理，為先進計算光刻的高精度優化提供理論支撐。
在先進光刻的圖形復刻流程中，“目標圖形與實際曝光圖形的精準匹配”是核心訴求。而目標函數與非線性CS-SMO模型，正是實現這一訴求的數學基石，既保障匹配精度，又兼顧運算效率與工藝可行性。
02/目標函數
目標函數的核心作用，是精準衡量“預設目標圖形”與“實際曝光圖形”的差異：
我們為不同電路布局區域設置專屬權重矩陣，以此區分各區域的重要性；目標函數通過“計算兩類圖形對應位置元素的差異平方，再結合對應區域權重求和”，得到兩者的匹配度量化值。
展開 光刻技術第20期 | 非線性壓縮感知光源-掩模優化技術及對比分析
點擊藍字 關注我們
01/簡介
隨著集成電路制程向3nm及以下先進節點演進，光刻成像系統中的光學衍射、掩模三維效應與光致抗蝕劑非線性響應相互疊加，使光源-掩模協同優化（SMO）成為保障圖形保真度與芯片良率的核心技術。傳統線性壓縮感知（CS）驅動的SMO技術，因難以精準刻畫掩模與成像之間的強非線性映射關系，在復雜圖形優化中常面臨精度不足、工藝窗口收縮等問題，已無法滿足極端制程對優化性能的嚴苛要求。
非線性壓縮感知（NCS）理論的興起為突破這一瓶頸提供了關鍵路徑，其通過構建非線性重構模型，可更貼合光刻系統的物理本質。然而，不同非線性CS-SMO技術的適配場景與性能表現尚未形成系統對比，仿真條件的差異也導致技術優劣難以客觀評判。
基于此，本文以非線性壓縮感知光源-掩模優化的數學模型為核心，搭建標準化仿真環境，選取水平條塊圖形、豎直線條圖形及復雜電路圖形作為典型測試對象，從成像精度、計算效率、工藝窗口兼容性等維度，系統開展不同SMO技術的性能對比研究。通過量化分析各類技術的適配特性與核心優勢，為先進計算光刻中SMO技術的選型與工程化應用提供科學依據與理論支撐。
展開 芯片制造的6個關鍵步驟--封裝技術：臺積電Chiplets和3D封裝技術詳解
在這個階段，晶圓會被放入光刻機中，被暴露在深紫外光（DUV）下。很多時候他們的精細程度比沙粒還要小幾千倍。
光線會通過“掩模版”投射到晶圓上，光刻機的光學系統（DUV系統的透鏡）將掩模版上設計好的電路圖案縮小并聚焦到晶圓上的光刻膠。如之前介紹的那樣，當光線照射到光刻膠上時，會產生化學變化，將掩模版上的圖案印制到光刻膠涂層上。
使曝光的圖案完全正確是一項棘手的任務，粒子干擾、折射和其他物理或化學缺陷都有可能在這一過程中發生。這就是為什么有時候我們需要通過特地修正掩模版上的圖案來優化最終的曝光圖案，讓印制出來的圖案成為我們所需要的樣子。我們的系統通過“計算光刻”將算法模型與光刻機、測試晶圓的數據相結合，從而生成一個和最終曝光圖案完全不同的掩模版設計，但這正是我們想要達到的，因為只有這樣才能得到所需要的曝光圖案。
刻蝕
下一步是去除退化的光刻膠，以顯示出預期的圖案。在"刻蝕"過程中，晶圓被烘烤和顯影，一些光刻膠被洗掉，從而顯示出一個開放通道的3D圖案。刻蝕工藝必須在不影響芯片結構的整體完整性和穩定性的情況下，精準且一致地形成導電特征。先進的刻蝕技術使芯片制造商能夠使用雙倍、四倍和基于間隔的圖案來創造出現代芯片設計的微小尺寸。
和光刻膠一樣，刻蝕也分為“干式”和“濕式”兩種。干式刻蝕使用氣體來確定晶圓上的暴露圖案。濕式刻蝕通過化學方法來清洗晶圓。
一個芯片有幾十層，因此必須仔細控制刻蝕，以免損壞多層芯片結構的底層。如果蝕刻的目的是在結構中創建一個空腔，那就需要確保空腔的深度完全正確。一些高達175層的芯片設計，如3D NAND，刻蝕步驟就顯得格外重要和困難。
展開 