光柵耦合器仿真的案例
【Lumerical系列】用于增強耦合效率的集成微透鏡輔助的垂直光柵耦合器
而對于微透鏡成像系統，可通過粒子群優化（PSO）進行優化，包括微透鏡的長度D<sub>l</sub>、高度h以及微透鏡的中心與變跡光柵的中心之間的距離l<sub>x</sub>。</p><p><img src="https://img.jishulink.com/202604/imgs/d8025fd3e3d040aaac76aaa983967bc3"></p><p>圖3 微透鏡輔助的垂直光柵耦合器的參數示意圖</p><p>圖4顯示了仿真結果，優化后ML-VGC的電場如圖4（a）所示。很明顯，垂直入射光在通過透鏡后發生偏轉，并以適當的入射角耦合到光柵中。圖4（b）比較了裸光柵耦合器、SiO<sub>2</sub>覆蓋的光柵耦合器以及ML-VGC的耦合效率。結果顯示，裸光柵耦合器在1550nm處的峰值耦合效率為?5.78dB；而SiO<sub>2</sub>覆蓋的光柵耦合器中心波長偏移至1560nm；通過微透鏡輔助角度控制的ML-VGC的性能提高到-3.06dB。此外，圖4（c）和圖4（d）展示了透鏡位置偏差和高度偏差對耦合效率的影響。對于高達±500nm的位置誤差，耦合器的中心波長偏移約±2.5nm，CE波動小于0.3dB；當制作的微透鏡的高度偏差達到±500nm時，耦合器的中心波長漂移約±5nm，CE起伏小于0.1dB。仿真結果表明，ML-VGC在對制造誤差具有較高容限的同時，有效地提高了耦合性能。
展開 Lumerical系列|用于增強耦合效率的集成微透鏡輔助的垂直光柵耦合器
本期文章將介紹一種集成微透鏡輔助光柵耦合器（ML-VGC）的設計，以提高垂直入射條件下的耦合效率。利用熱回流工藝將微透鏡集成到一個標準的220nm的絕緣體上硅（SOI）光柵耦合器，這種集成方法在操縱垂直入射光的投射角方面提供了更大的靈活性，使其與底層光柵的最佳耦合角對準，從而有效地提高器件的總體耦合效率（CE）。
引言
從光纖到硅器件的高效光耦合是硅光子學中的關鍵技術。端面耦合器由于其需要制造在芯片表面上而面臨限制，這對晶圓級器件測試提出了挑戰。與端面耦合器相比，光柵耦合器具有靈活的放置、更高的對準公差以及無需表面拋光等優點，從而實現晶圓級測試并降低光纖封裝成本。傳統的光柵耦合器通常需要傾斜入射，通常約10°，以防止二階反射。然而，垂直入射在特定應用中是必不可少的，原因在于其不僅可以簡化多芯光纖（MCF）或垂直腔面發射激光器（VCSEL）的封裝過程，還能減小由于傳統光柵耦合器由于角度對準所占據更多的空間。
研究現狀
現有的提高垂直入射光柵耦合器的耦合效率主要集中在專門設計光柵結構。例如，圖1（a）中的結構采用階梯型光柵來實現非對稱衍射，打破光柵區域的垂直對稱性，以獲得高方向性和高耦合效率。此外，還有一些方案是基于逆向設計優化出最佳參數，從而產生獨特的光柵結構，以增強面外輻射并提高耦合效率，如圖1（b）所示，這些逆向設計方法都提供了較大的靈活性。雖然上述方法能增強耦合效率性能，但也面臨制造的復雜性及容差等問題。
圖1 不同類型的垂直光柵耦合器結構。（a）階梯型光柵；（b）逆向設計型光柵
工作原理及仿真結果
本期文章要介紹的是一種微透鏡輔助的垂直光柵耦合器，其結構如圖2所示。該器件是由SOI切趾的光柵耦合器，包層和柱面微透鏡組成。其中，包層不僅可以保護光柵，還可以幫助控制入射光的角度。
展開 OptiFDTD應用：光柵耦合器
簡介：
光柵耦合器(GC)是一種廣泛應用于光纖(或自由空間)和亞微米波導之間耦合的I/O器件。
兩個典型的應用：基于CMOS兼容的絕緣硅片（SOI）平臺的光柵耦合器以及熱輔助磁記錄（HAMR）。
高耦合效率設計：分布式布拉格反射器的光柵耦合器或者光柵反射器，二元閃耀光柵耦合器，雙刻蝕切趾光柵耦合器等
2D FDTD模擬
光柵耦合器
SMGP
模擬結果
區域探測器得到的波長0.843um處Ey強度圖（2D&3D）
展開 OptiFDTD應用：光柵耦合器
簡介：
光柵耦合器(GC)是一種廣泛應用于光纖(或自由空間)和亞微米波導之間耦合的I/O器件。
兩個典型的應用：基于CMOS兼容的絕緣硅片（SOI）平臺的光柵耦合器以及熱輔助磁記錄（HAMR）。
高耦合效率設計：分布式布拉格反射器的光柵耦合器或者光柵反射器，二元閃耀光柵耦合器，雙刻蝕切趾光柵耦合器等
2D FDTD模擬
模擬結果
線探測器得到的功率譜
點探測器得到的時域中的Ey場
區域探測器得到的波長0.843um處Ey強度圖（2D&3D）
展開 
Ansys Lumerical | FDTD 應用：設計光柵耦合器
本文將設計一個光柵耦合器，將光子芯片表面上的單模光纖連接到集成波導。內置粒子群優化工具用于最大化耦合效率，并使用組件S參數在 INTERCONNECT 中創建緊湊模型。還演示了如何使用 CML 編譯器提取這些參數以生成緊湊模型。（聯系我們獲取文章附件）
概述
本示例的目標是設計一個 TE 絕緣體上硅 （SOI） 耦合器，該耦合器帶有由單模光纖從頂部饋電的布拉格光柵。此設計中的關鍵品質因數（FOM）是目標波長處的耦合效率。耦合效率對光柵的間距高度敏感p，蝕刻長度le和蝕刻深度he以及光纖的位置x和傾斜角度θ。
這五個參數通常一起優化，以最大限度地提高目標中心波長的耦合效率。由于具有五個參數的暴力 3-D 優化非常耗時，因此此處使用 2-D 和 3-D 模型的組合進行兩階段優化，并且僅改變三個幾何參數。設計工作流程包括四個主要步驟。
1、初始 2-D 優化：優化光柵的間距 p、占空比 d 和光纖位置 x。
2、最終的 3-D 優化：優化光纖的位置 x 以最小化插入損耗。
3、S 參數提取：運行 S 參數掃描并將結果導出到數據文件。
4、緊湊的模型創建：將 S 參數數據導入光學 S 參數元素。
如下一節所示，主要使用40D仿真并改變光柵的間距、占空比和光纖位置可以獲得高于2%的峰值耦合效率。
使用 CML 編譯器生成緊湊模型
要使用CML編譯器生成光柵耦合器的緊湊模型，可以使用步驟3中的S參數數據。
運行和結果
第 1 步：2D 優化
1、打開 2D 模擬文件。
2、進入“優化和掃描”窗口，打開名為“耦合效率優化”的優化項，查看優化設置。
3、查看設置后，關閉編輯窗口并運行優化。優化應在 10 到20分鐘內完成。
展開 用于光波導耦合光柵評估的自定義探測器
用于光波導耦合光柵評估的自定義探測器
摘要 生成一個自定義探測器來計算一維周期結構的衍射效率，這是一個用戶定義范圍內入射方向的函數。根據效率，可以在定義的視場內評估衍射效率的平均值和對比度，并且可以用于定義優化函數以便進行可能的參數優化。
建模任務
任務：
生成探測器來評估給定視場（FOV）的波導耦合光柵的性能（平均效率，均勻性）。 探測器可用于分析透射或反射模式下的指定衍射級。
視場（FOV）的定義
調用傅里葉模態法（FMM）
使用探測器幫助瀏覽輸入參數 探測器結果的評估
作為結果，探測器會根據對特定衍射級次m作為一組平面波入射方向的函數的效率，來計算平均效率和均勻對比度。 均勻對比度(或誤差)由下式計算 計算值在VirtualLab Fusion的探測器結果中顯示。
矩形光柵的波導耦合分析 文件信息
展開 [VirtualLab] 用于光波導耦合光柵評估的自定義探測器
摘要
生成一個自定義探測器來計算一維周期結構的衍射效率，這是一個用戶定義范圍內入射方向的函數。根據效率，可以在定義的視場內評估衍射效率的平均值和對比度，并且可以用于定義優化函數以便進行可能的參數優化。
建模任務
任務：
生成探測器來評估給定視場（FOV）的波導耦合光柵的性能（平均效率，均勻性）。
探測器可用于分析透射或反射模式下的指定衍射級。
視場（FOV）的定義
調用傅里葉模態法（FMM）
使用探測器幫助瀏覽輸入參數
探測器結果的評估
作為結果，探測器會根據對特定衍射級次m作為一組平面波入射方向的函數的效率，來計算平均效率和均勻對比度。
均勻對比度(或誤差)由下式計算
計算值在VirtualLab Fusion的探測器結果中顯示。
矩形光柵的波導耦合分析
文件信息
展開 用于光子集成電路的集成微透鏡和光柵耦合器
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
一、概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章Lumerical 針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
第 2 步：使用 Zemax 進行宏觀設計（“OUT”方向）
步驟 1 中的 .zbf 文件被導入 OpticStudio 中，用于將光進一步傳播到光學系統中。
展開 用于光波導耦合光柵評估的自定義探測器
生成一個自定義探測器來計算一維周期結構的衍射效率，這是一個用戶定義范圍內入射方向的函數。根據效率，可以在定義的視場內評估衍射效率的平均值和對比度，并且可以用于定義優化函數以便進行可能的參數優化。
摘要
偏振分集光柵耦合器實現光纖與芯片的高效互聯
圖3 光柵耦合器的俯視圖和橫截面圖
該設計充分利用商用193 nm DUV光刻工藝，最小特征尺寸為180 nm，與現有硅光代工廠（如imec）的制造流程完全兼容。此外，末端集成的硅反射器（寬度365 nm，間距360 nm）進一步減少能量損耗。
設計與實現：從仿真到流片
1. 仿真優化：遺傳算法與有效介質理論
為降低3D FDTD仿真的計算成本，團隊采用有效介質理論（EMT）簡化模型，結合遺傳算法優化結構參數（如孔周期、齒尺寸等）。仿真結果顯示，峰值耦合效率達-2.37 dB（58%），3 dB帶寬30 nm。
圖4 光柵耦合器的耦合效率和背向反射
2. 制造容差分析：工藝魯棒性驗證
研究團隊系統評估了刻蝕深度、孔徑偏差、多晶硅齒尺寸誤差等對性能的影響，結果顯示：
刻蝕深度偏差±10 nm時，效率仍>50%；多晶硅齒直徑誤差<40 nm時，波長偏移可控；雙層對準偏差容限達60 nm（y方向），確保量產可行性。
3. 實測結果：效率與偏振穩定性
通過imec多項目晶圓（MPW）流片，實測峰值效率為-2.54 dB，1 dB帶寬12.9 nm，3 dB帶寬23.4 nm（圖5b）。偏振相關損耗（PDL）<0.3 dB（圖5c），且光纖對準偏差2 μm內效率仍優于-3.5 dB（圖5d），顯著降低封裝成本。
圖5 (a)所制造的光子集成電路的顯微圖像，測量的二維光柵耦合器的(b)耦合效率(c)偏振相關損耗(d)峰值耦合效率
結語
本篇文章的研究通過多極輻射模式增強與雙層級結構設計，在商用工藝平臺上實現了高效、低偏振敏感的二維光柵耦合器，解決了一個高效的和偏振分集的光纖芯片耦合的挑戰，為硅光子技術的規模化應用掃清關鍵障礙。
展開 案例分享 | Lumerical助力CompoundTek光柵耦合器面積大幅縮減
對兩種光柵耦合器的原始設計和新設計的插入損耗進行對比，并采用2D FDTD開展仿真
在AWS EC2上使用Lumerical的PID流程，成功開發的新型SiPh光柵耦合器，其器件面積比CompoundTek的現有耦合器小20倍，性能預計也會有所改善。為實現上述成果，PID流程經配置后，可在具有超過50多項設計參數的FDTD中自動優化光柵耦合器的參數化2D模型。優化目標是在整個頻帶上最大限度地降低損耗，同時把強制的特性約束控制在最低水平，以確保可制造性。圖2為在C頻段和O頻段的TE模式下，優化設計后FDTD仿真的損耗與原始耦合器的比較。在C頻段，預計性能與原始設計相當，在1550-nm處的損耗為-2.5dB。在O頻段，經優化的耦合器的預計性能有所提高，在1310-nm處的損耗為-2.4dB。對于CompoundTek的客戶而言，在提升耦合器性能的同時實現如此大幅度的面積縮減是難能可貴的，因為這樣有望降低制造成本。
通過在AWS EC2上開發設計PID，生成和優化光柵耦合器設計所需的時間被縮短到兩周，其中包括配置和啟動云資源所需的時間。利用Lumerical應用庫中提供的2D光柵耦合器示例作為參考設計并取得Lumerical的FDTD Burst Pack許可，可以實現在幾個小時內就能生成備選設計。
兩周后，CompoundTek獲得了8種可制造變量的最佳設計，這些設計的尺寸顯著小于現有設計，且在整個頻段上性能更佳，特別是在O頻段的性能也有顯著提高。
完成為期兩周的設計項目所需的計算總成本約為250美元，這是通過利用EC2的spot pricing（競價實例）實現的。通過在AWS上完成該項目，避免了部署和維護本地計算資源等大量前期成本、可能的延誤和后續維護成本。
展開 
案例分享 | Lumerical助力CompoundTek光柵耦合器面積大幅縮減
對兩種光柵耦合器的原始設計和新設計的插入損耗進行對比，并采用2D FDTD開展仿真
在AWS EC2上使用Lumerical的PID流程，成功開發的新型SiPh光柵耦合器，其器件面積比CompoundTek的現有耦合器小20倍，性能預計也會有所改善。為實現上述成果，PID流程經配置后，可在具有超過50多項設計參數的FDTD中自動優化光柵耦合器的參數化2D模型。優化目標是在整個頻帶上最大限度地降低損耗，同時把強制的特性約束控制在最低水平，以確保可制造性。圖2為在C頻段和O頻段的TE模式下，優化設計后FDTD仿真的損耗與原始耦合器的比較。在C頻段，預計性能與原始設計相當，在1550-nm處的損耗為-2.5dB。在O頻段，經優化的耦合器的預計性能有所提高，在1310-nm處的損耗為-2.4dB。對于CompoundTek的客戶而言，在提升耦合器性能的同時實現如此大幅度的面積縮減是難能可貴的，因為這樣有望降低制造成本。
通過在AWS EC2上開發設計PID，生成和優化光柵耦合器設計所需的時間被縮短到兩周，其中包括配置和啟動云資源所需的時間。利用Lumerical應用庫中提供的2D光柵耦合器示例作為參考設計并取得Lumerical的FDTD Burst Pack許可，可以實現在幾個小時內就能生成備選設計。
兩周后，CompoundTek獲得了8種可制造變量的最佳設計，這些設計的尺寸顯著小于現有設計，且在整個頻段上性能更佳，特別是在O頻段的性能也有顯著提高。
完成為期兩周的設計項目所需的計算總成本約為250美元，這是通過利用EC2的spot pricing（競價實例）實現的。通過在AWS上完成該項目，避免了部署和維護本地計算資源等大量前期成本、可能的延誤和后續維護成本。
展開 Ansys Lumerical | 用于光子集成電路的集成微透鏡和光柵耦合器
附件下載
聯系工作人員獲取附件
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章 Ansys Lumerical｜針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
展開 Lumerical光纖布拉格光柵溫度傳感器的仿真模擬
相關閱讀
使用 Lumerical 對 VCSEL 激光器進行增益仿真
使用 Ansys Lumerical STACK 仿真抗反射偏振器件
Lumerical 單行載流子光電探測器仿真方法
案例 | 使用 Lumerical STACK 求解器優化 OLED
Lumerical 和 Zemax 針對 OLED 的聯合仿真
Lumerical光子晶體布拉格光纖仿真應用
Lumerical 光子集成電路之PN 耗盡型移相器仿真工作流
Lumerical 納米線柵偏振器仿真應用
展開 Ansys Lumerical | 光纖布拉格光柵溫度傳感器的仿真模擬
說明
該示例演示了一種基于光纖布拉格光柵（FBG）的溫度傳感器，因為光纖折射率會隨溫度而變化，導致其布拉格波長發生偏移，所以可以被用作溫度的測量。（聯系我們獲取文章附件）
綜述
在本示例中要考慮的光纖布拉格光柵（FBG）由具有交替折射率和恒定周期性的纖芯制成。眾所周知，沿著光纖主軸的折射率變化可以在布拉格波長（λ_Bragg）下引起反向傳播模式的耦合，由以下方程給出:
其中n_eff是布拉格波長下光纖基模的有效折射率，Λ是光柵的周期。均勻的FBG在布拉格波長下起到波長選擇鏡的作用。在沿著光纖軸的每個折射率不連續處，都會發生微弱的菲涅耳反射。當來自界面的所有反射累積時，光柵在布拉格波長周圍產生一個明顯由旁瓣包圍的反射帶。
上述方程可以擴展為包括溫度（T）對折射率的影響，從而包括布拉格波長：
運行和結果
步驟1:FDE-計算光柵所需的周期和溫度相關有效折射率neff
我們首先使用FDE求解器獲得目標波長下光柵的有效折射率，并計算光柵的所需周期(Λ)。我們計算高折射率區域和低折射率區域的 neff，并將其的平均值作為設計的起點。
此案例中光纖由n=1.4725/1.4728（L/H）和R=4.8μm的纖芯和n=1.466和R=62μm的包層組成。使用腳本添加 FDE求解器，并在室溫下為光柵中的兩個不同位置（高折射率區域和低折射率區域）運行模擬。有效折射率的平均值用于表示光柵的總折射率，并用于估計所需的光柵周期。本例中所考慮的基模的場分布如下所示。正如預期的那樣，該模式被很好地限制在光纖的核心區域。
展開 