混合鍵合
關注創建者：匿名 創建時間：2026-01-04
混合鍵合的實例教程
1986年，IBM和東芝在研究中發現了熔融鍵合，當硅晶圓被鏡面拋光后，即使在室溫下不借助其他粘合介質也可通過范德華力互相吸引發生鍵合，這也是硅-硅直接鍵合的開端。之后的數年里，用于SOI，MEMS以及III-V族化合物的熔融鍵合技術被相繼發表。90年代后，使用等離子處理晶圓表面的常溫鍵合+低溫退火和高真空下的無需退火的熔融鍵合技術也相繼被開發出來。
2016年，索尼首次利用銅-二氧化硅混合鍵合生產圖像傳感器。這一始于80年代中期的構想，在經歷了十數年的研究后終于成為了現實，為產業界所接受。
Source: Handbook of Wafer Bonding, Chap.15
通過晶圓鍵合的方式實現的三維互聯的方式有許多，但如同上圖中(a)所式的熔融鍵合方案和(d)所示的混合鍵合方案，更適合先進的CMOS工藝。
金屬熱壓鍵合(c)需要使用極高的壓力(10-100kN)，甚至類似陽極鍵合還會使用高壓電場，對于CMOS的工藝兼容性其實不是那么得友好，容易破壞其前道的金屬圖形，因此僅需要常溫鍵合+低溫退火的熔融鍵合和混合鍵合(d)便因其與CMOS良好的工藝兼容性，得到了越來越多的青睞。
熔融鍵合也并非生來就如此溫和，從早期需要1000℃高溫進行數小時退火的工藝條件，發展到只需要常壓等離子表面活化后常溫鍵合之后，在不足400℃的條件下退火，甚至在超高真空下使用等離子表面活化后無需退火，為其強大的CMOS工藝兼容性提供了保障。
展開 然而，與其他鍵合技術一樣，混合鍵合仍然需要克服挑戰。為了確保穩定的質量，必須在納米尺度上改進顆粒控制，而控制粘合層的平整度仍然是一個主要障礙。同時，SK海力士計劃使用最高功率的封裝解決方案來開發混合鍵合，以便將其應用于未來的HBM產品。
利用 SK 海力士的混合鍵合推進封裝技術
雖然SK海力士目前正在開發混合鍵合，以應用于其即將推出的高密度、高堆疊HBM產品，但該公司此前已在2022年成功為HBM2E采用混合鍵合堆疊八層，同時完成電氣測試并確保基本可靠性。這是一項重大壯舉，因為迄今為止大多數混合鍵合都是通過單層鍵合或兩個芯片面對面堆疊來完成的。對于 HBM2E，SK 海力士成功堆疊了 1 個基礎芯片和 8 個 DRAM 芯片。
混合鍵合是封裝行業中最受關注和關注的鍵合技術。集成器件制造商、代工廠以及任何能夠生產先進封裝的公司都專注于混合鍵合。如上所述，盡管該技術具有眾多優勢，但仍有很長的路要走。通過其領先的 HBM技術，SK海力士將開發除混合鍵合之外的各種封裝技術，以幫助封裝技術和平臺解決方案達到前所未有的水平。
編譯自：eetimes
作者：Ki-ill Moon，SK 海力士 PKG 技術開發主管
展開 這就要說到 Intel 的混合鍵合技術Hybrid Bonding。
在今年 ECTC 上 Intel 發表了一篇關于混合鍵合技術的論文，這是一種在相互堆疊的芯片之間獲得更密集互連的方法，并可實現更小的外形尺寸。下圖左邊的技術，被稱為 Foveros，凸點間距是 50 微米，每平方毫米有大約 400 個凸點。對于未來， Intel 要做的是縮減到大約 10 微米的凸點間距，并達到每平方毫米 10,000 個凸點。
Hybrid Bonding 技術可以在芯片之間實現更多的互連，并帶來更低的電容，降低每個通道的功率，并讓我們朝著提供最好產品的方向發展。
下圖是傳統凸點焊接技術和Hybrid Bonding 混合鍵合技術的比較，混合鍵合技術需要新的制造、操作、清潔和測試方法。混合鍵合技術的優勢包括：有更高的電流負載能力，可擴展的間距小于1微米，并且具有更好的熱性能。
從圖中我們可以看出，傳統凸點焊接技術兩個芯片中間是帶焊料的銅柱，將它們附著在一起進行回流焊，然后進行底部填充膠。
Hybrid Bonding 混合鍵合技術與傳統的凸點焊接技術不同， 混合鍵合技術沒有突出的凸點，特別制造的電介質表面非常光滑，實際上還會有一個略微的凹陷。在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。
混合鍵合技術可以將互聯間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯密度，并獲得比底部填充膠更好的熱性能。當然，混合鍵合技術需要新的制造、清潔和測試方法。
為什么更小的間距會更有吸引力？
展開 這就要說到 Intel 的混合鍵合技術Hybrid Bonding。
在今年 ECTC 上 Intel 發表了一篇關于混合鍵合技術的論文，這是一種在相互堆疊的芯片之間獲得更密集互連的方法，并可實現更小的外形尺寸。下圖左邊的技術，被稱為 Foveros，凸點間距是 50 微米，每平方毫米有大約 400 個凸點。對于未來， Intel 要做的是縮減到大約 10 微米的凸點間距，并達到每平方毫米 10,000 個凸點。
Hybrid Bonding 技術可以在芯片之間實現更多的互連，并帶來更低的電容，降低每個通道的功率，并讓我們朝著提供最好產品的方向發展。
下圖是傳統凸點焊接技術和Hybrid Bonding 混合鍵合技術的比較，混合鍵合技術需要新的制造、操作、清潔和測試方法。混合鍵合技術的優勢包括：有更高的電流負載能力，可擴展的間距小于1微米，并且具有更好的熱性能。
從圖中我們可以看出，傳統凸點焊接技術兩個芯片中間是帶焊料的銅柱，將它們附著在一起進行回流焊，然后進行底部填充膠。
Hybrid Bonding 混合鍵合技術與傳統的凸點焊接技術不同， 混合鍵合技術沒有突出的凸點，特別制造的電介質表面非常光滑，實際上還會有一個略微的凹陷。在室溫將兩個芯片附著在一起，再升高溫度并對它們進行退火，銅這時會膨脹，并牢固地鍵合在一起，從而形成電氣連接。
混合鍵合技術可以將互聯間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯密度，并獲得比底部填充膠更好的熱性能。當然，
混合鍵合技術
需要新的制造、清潔和測試方法。
為什么更小的間距會更有吸引力？
展開 在封裝中，混合鍵合用于晶圓到晶圓和芯片到晶圓的鍵合。在die-to-wafer中，兩個帶有芯片的晶圓在晶圓廠中進行加工。然后，第一晶片上的芯片被切割并使用混合鍵合鍵合到第二晶片。
圖 5：Xperi 的芯片到晶圓混合鍵合流程。資料來源：Xperi
芯片到晶圓為封裝客戶提供了更多選擇，但這是一個具有挑戰性的過程。“CMOS 圖像傳感器是通過晶圓對晶圓混合鍵合形成的，其中鍵合芯片的占位面積相似，并且兩個晶圓都具有足夠高的良率以及成熟的硅供應鏈和工藝，”Xperi產品營銷副總裁Abul Nuruzzaman 說，。“在 2.5D 或 3D 高級封裝中，有時需要芯片到晶圓的鍵合技術。它還需要 KGD、不同的裸片尺寸以及來自不同技術節點或晶圓尺寸的裸片。切割、芯片處理和組裝必須與混合鍵合工藝兼容，這對行業來說相對較新。”
除了 Xperi，Imec、英特爾、Leti、美光、三星和臺積電也在開發銅混合鍵合工藝。
所有銅混合鍵合工藝都是相似的。首先，所需的芯片設計在晶圓廠的兩個晶圓上進行處理。然后，每個晶圓在晶圓廠中都經過一次大馬士革工藝。為此，將介電材料沉積在晶片的一側。在材料上，為晶圓上的每個裸片圖案化和蝕刻微小的通孔。
然后將銅材料沉積在硅片上。然后，化學機械拋光 (CMP) 工具拋光表面。剩下的是每個芯片的微小通孔中的銅金屬化材料。暴露的銅通孔代表焊盤。
硅片的表面必須是原始的，沒有缺陷。因此，在 CMP 之后，使用計量工具檢查表面拓撲結構是否存在缺陷。然后，將芯片切割在一個硅片上。使用晶圓鍵合機，將die堆疊并鍵合到第二個晶圓上。然后切割最終的鍵合芯片。
這是一個具有挑戰性的過程。在流動過程中，不需要的顆粒和缺陷可能會出現在模具上。顆粒會導致焊盤出現空洞。
展開 
混合鍵合的最新內容
利用 SK 海力士的混合鍵合推進封裝技術
雖然SK海力士目前正在開發混合鍵合，以應用于其即將推出的高密度、高堆疊HBM產品，但該公司此前已在2022年成功為HBM2E采用混合鍵合堆疊八層，同時完成電氣測試并確保基本可靠性。這是一項重大壯舉，因為迄今為止大多數混合鍵合都是通過單層鍵合或兩個芯片面對面堆疊來完成的。
臺積電的 SoIC 也使用了混合鍵合，從下右圖可以看到，在高頻率下，混合鍵合的插入損耗表現大幅優于傳統 FC 鍵合方式，且凸點密度大幅提升。
而不借助TSV直接使用銅觸點進行互聯的混合鍵合，將上下晶圓間的互聯距離縮小到了最短，進一步提升了電學性能。
在由多個部分組成的系列中，將深入研究實現先進封裝技術，如高精度倒裝芯片、熱壓鍵合（TCB）和各種類型的混合鍵合（HB）。首先讓我們討論一下對先進封裝的需求，摩爾定律正在以迅猛的速度發展。自臺積電 32nm 失誤以來，直到目前的 5nm 工藝節點，臺積電的晶體管密度每年增長 2 倍。盡管如此，真實芯片的密度每 3 年增長約 2 倍。
現在，業界正在開發用于 3D 芯片和封裝應用的銅混合鍵合。AMD、Graphcore 和 YMTC 已經發布了來自不同供應商的使用混合鍵合的產品。其他人在研發。
在封裝中，混合鍵合用于晶圓到晶圓和芯片到晶圓的鍵合。在die-to-wafer中，兩個帶有芯片的晶圓在晶圓廠中進行加工。然后，第一晶片上的芯片被切割并使用混合鍵合鍵合到第二晶片。
不過也不用過于擔心電磁干擾問題是由于堆疊層數太多而引起的，以現在成熟的7nm工藝，芯片間的互連布線間距最小在20~40nm左右，而以目前最先進的減薄工藝，可將晶圓減薄到20~40um，通過混合鍵合后，上下層晶體管的距離約為20~40um，可以看出，同一個Storey布線的間距和不同Storey的間距之間還有三個數量級(1000倍)的差別。
英特爾表示，在未來，理論上它甚至可以使用混合鍵合互連 (HBI) 來達到 1 微米的凸塊間距。
成本一直是異構 3D 封裝最重要的問題之一，而 Foveros 將是英特爾憑借其領先的封裝技術首次涉足大批量生產。然而，英特爾表示，采用 3D Foveros 封裝生產的芯片與標準單片（單芯片）芯片設計相比具有極強的價格競爭力——在某些情況下甚至可能更便宜。
這導致了對前沿鍵合研究的大量投資，至少目前，重點似乎是混合鍵合。“如果我有這兩個芯片，并且它們之間幾乎沒有凸起，那么這些芯片之間就會有氣隙，”Rambus 的 Woo 說。“這不是將熱量上下移動的最佳導熱方式。可能會用一些東西來填充氣隙，但即便如此，它還是不如直接硅接觸好。因此，混合直接鍵合是人們正在做的一件事。”
在由多個部分組成的系列中，將深入研究實現先進封裝技術，如高精度倒裝芯片、熱壓鍵合（TCB）和各種類型的混合鍵合（HB）。
首先讓我們討論一下對先進封裝的需求，
摩爾定律正在以迅猛的速度發展。自臺積電 32nm 失誤以來，直到目前的 5nm 工藝節點，臺積電的晶體管密度每年增長 2 倍。盡管如此，真實芯片的密度每 3 年增長約 2 倍。
我們將深入研究實現先進封裝的技術，例如高精度倒裝芯片、熱壓鍵合 (TCB) 和各種類型的混合鍵合 (HB)。
本次深入探討將包括各種代工廠、IDM、OSAT和無晶圓廠設計公司的使用狀況、設備采購以及技術選擇的差異。
