高速數字電路仿真的案例
干貨｜數字電路器件——門電路——與門電路、或門電路、非門電路及實例
門電路是數字電路中最基本的邏輯單元。它可以使輸出信號與輸入信號之間產生一定的邏輯關系。在數字電路中，信號大都是用電位（電平）高低兩種狀態表示，利用門電路的邏輯關系可以實現對信號的轉換。
最基本的門電路有與門電路，或門電路，非門電路等。
與門電路
與門電路是指只有在一件事情的所有條件都具備時，事情才會發生。
與門電路的基本結構和邏輯符號見下圖：
在與門電路功能示意圖中，只有在開關A和B都閉合時，燈才會亮，如果A和B中任意一個處于開路狀態，燈就不會亮。
與門電路的真值表見下圖：
由二極管和電阻器構成的與門電路見下圖：
圖中A，B為兩個輸入變量，F為輸出變量，當A,B均為高電平，F為高電平，A,B只要有一個為低電平，F就為低電平。
或門電路
或門電路是指只要有一個或一個以上條件滿足時，事情就會發生。
展開 干貨｜漫畫描述數字電路之時序電路
這種動作的觸發器被稱為D觸發器，具有在時鐘上升瞬間，保持（記憶）輸入狀態的功能，是一種時鐘同步時序電路。
D觸發器是時序電路的基本元件，用途廣泛，D觸發器的多級組合，可以做成移位寄存器、分頻電路等，也可用于CPU內部的寄存器等。
4SRAM是觸發器構成的嗎？
觸發器可以記憶H或L，1位的信息，大量排列觸發器，并使之具有可選擇性后，就可以構成SRAM。
由于SRAM的輸入輸出速度比DRAM和閃存的訪問速度高得多，所以，常用作CPU的緩存和寄存器。
盡管我們這樣說，實際上CPU中內置的存儲器或寄存器并非使用的是RS觸發器這樣的邏輯門。
由于使用邏輯門，會使電路規模變大，所以，一般使用4到6個FET，再經過優化構成存儲器的1位（圖A）。
圖A：SRAM的基本電路
5時鐘同步電路的必要性
我們分兩次，組合電路和時序電路，對邏輯電路的基礎進行了講解，實際上，在設計邏輯電路時，有很多應該注意的事項，其中特別重要的就是關于時鐘同步電路的注意事項。
在組合電路中，微小的信號傳輸遲延，都有可能造成輸出毛刺，盡管毛刺是一個極其短暫的信號，但也可以引起邏輯電路的誤動作，為了回避這個問題，就要使用時鐘同步電路。
圖10：時鐘同步電路的思路
圖10給出了時鐘同步電路的概要，如圖所示，其構造是在FF（觸發器）之間夾著組合電路，毛刺是組合電路在輸出穩定之前，輸出的短暫信號。
因此，在組合電路輸出穩定以后，再改變時鐘，用觸發器保持這個輸出，就可以回避這種誤動作了。
展開 集成了光電二極管、模擬電路和數字信號處理器的數字式環境光傳感器
數字式環境光傳感器的工作原理基于光電效應，通過感光元件將光線強度轉換為數字信號進行處理。
數字式環境光傳感器主要采用光電二極管或半導體材料作為感光元件。當光線照射到這些材料表面時，光子激發電子躍遷，產生與光線強度成正比的光電流。例如，光電二極管的電流大小直接反映入射光線強度。
信號處理流程：
光敏轉換?：光線強度變化引發感光元件（如光電二極管）的電流變化，該電流與光線強度呈線性關系。
信號放大與轉換?：通過電路將微弱電流信號放大，并轉換為數字信號或模擬電壓，便于微控制器讀取。
自動調節?：數字信號被用于控制設備（如手機屏幕）的亮度，實現自動亮度調節功能。
由工采網代理的WH11867UF是一種光數轉換器，它結合了光電二極管、電流放大器、模擬電路和數字信號處理器。電源需要確保VDD旋轉率至少為0.5V/ms。WH11867UF具有電源開啟復位功能。當VDD在室溫下低于1.4V時，集成電路將自動重置。然后以需求轉換速率返回電源，并將寄存器寫入所需的值。
環境光傳感器（ALS）內置了一個抑制紅外光譜的濾光片，并提供了一個接近人眼反應的光譜。肌萎縮性側索硬化癥可以從黑暗到陽光直射，可選擇的檢測范圍約為40 dB。雙通道輸出（人眼），因此在不同的光條件下具有良好的光比。ALS在不同光照條件下具有良好的光比。
在時鐘（SCL）陷入LOW的情況下，如果您的I2C設備有HW重置輸入，優先程序使用HW重置信號重置總線。如果I2C設備沒有硬件復位輸入，則循環供電至設備，以激活強制性的內部通電復位（POR）電路。如果數據線（SDA）卡低，主線應發送9個時鐘脈沖。保持總線低的設備應該在這9個時鐘內的某個時候釋放它。
展開 數字電路集成設計
因此，硅已成為應用最多的一種增導體材料，目前的集成電路大多數是用硅材料制造的。2.化合物半導體由兩種或兩種以上的元素化合而成的半導體材料。它的種類很多，重要的有砷化鎵、磷化錮、銻化錮、碳化硅、硫化鎘及鎵砷硅等。其中砷化鎵是制造微波器件和集成電的重要材料。碳化硅由于其抗輻射能力強、耐高溫和化學穩定性好，在航天技術領域有著廣泛的應用。3.無定形半導體材料 用作半導體的玻璃是一種非晶體無定形半導體材料，分為氧化物玻璃和非氧化物玻璃兩種。這類材料具有良好的開關和記憶特性和很強的抗輻射能力，主要用來制造閾值開關、記憶開關和固體顯示器件。4.有機增導體材料已知的有機半導體材料有幾十種，包括萘、蒽、聚丙烯腈、酞菁和一些芳香族化合物等，目前尚未得到應用 。
5）集成電路有很多優點，但沒有一個電路全部由集成的電路組成（你可以看看一些電子設備的電路板，電路中仍有電阻、電容等元器件、晶體管等），為什么不用集成電路來取代這些元器件？
答： 集成電路制造，芯片面積是第一要素部分元器件尺寸受限，是無法集成的，最明顯的是電容和電感以常用的220V耐壓的電解電容為例，要想在集成電路里實現220V的耐壓、容值幾十uF的電容，工藝成本本身就會很高，因為，集成電路里面的電容一般耐壓都小于5V，目前還沒有公司能集成220V耐壓電容的，而且在同等面積下，耐壓和電容值成反比的。所以，要想做出這么大的電容，不僅需要非常好的工藝水平，還得需要很大的芯片面積，可能比本身電路面積大很多倍，比起單獨做個電解電容，成本那可就高了不少，這顯然是沒事虧錢的行為。 一個顯而易見的問題，集成電路發展這么多年，原來大個的電解電容還是那么大個。。。
展開 
【知識分享】晶振決定數字電路的生與死
晶振，在板子上看上去一個不起眼的小器件，但是在數字電路里，就像是整個電路的心臟。數字電路的所有工作都離不開時鐘，晶振的好壞，晶振電路設計的好壞，會影響到整個系統的穩定性。所以更多的了解晶振，選擇好系統使用的晶振，對數字電路來說是決定成敗的第一步。
我們目前常說的晶振都是石英晶體振蕩器或者石英晶體諧振器的簡稱。他們都是利用石英晶體的壓電效應制作而成。在石英晶體的兩個電極上施加電場會使晶體產生機械變形，反之，如果在晶體兩側施加機械壓力就會在晶體上產生電場。并且，這兩種現象是可逆的。利用這種特性，在晶體的兩側施加交變電壓，晶片就會產生機械振動，同時產生交變電場。這種震動和電場一般都很小，但是在某個特定頻率下，振幅會明顯加大，這就是壓電諧振，和我們常見到的LC回路諧振有些類似。
下圖是晶振的電氣等效電路和電抗頻率特性曲線圖：
從圖中可以看出，當LCR這個支路發生串聯諧振的時候，其串聯諧振頻率為fs，其計算公式和普通的串聯諧振計算公式一樣：
當頻率繼續提高，高于fs時，LCR支路呈感性，這樣和C0產生并聯諧振，并聯諧振頻率fp，其計算公式為：
其中由于晶振的特性，C遠小于C0，所以fp和fs的值非常接近。通過電抗頻率特性曲線圖可以看出來，在這個狹窄的頻率范圍內，晶振整體表現出感性，這樣只需要在晶振外部并聯合適的電容，就可以組成并聯諧振電路。然后把這個并聯諧振電路加到負反饋電路中就可以構成正弦波振蕩電路。這個合適的電容就是晶振的負載電容。
上圖就是一個常見的晶振振蕩電路，晶振和C1、C2組成并聯諧振回路，接到芯片的管腳上，芯片內部的反相放大器和Rf組成負反饋回路，R1用來限制流入 晶振的電流。有些芯片會把Rf和R1集成到器件中，這樣就降低了電路設計的難度。
展開 干貨｜高人圖解高速電路PCB回流路徑
4.2.1．在布局、布線局部化的條件下，數字地平面與模擬地平面公用同一塊敷銅平面，即對數字地與模擬地不加區分，數字電路本身的噪聲并不會給模擬電路系統帶來額外的噪聲。
4.2.2．在數字、模擬混合電路系統中，數字地與模擬地的共地點選擇在板外，即兩敷銅平面完全獨立，使得數字電路與模擬電路之間的信號線不具備傳輸線的特征，給系統帶來嚴重的信號完整性問題。數字電路與模擬電路采用同一個電源系統，地平面不加分割，在數字、模擬混合電路系統的設計中，在布局模塊化、布線局部化的基礎上，數字電路模塊和模擬電路模塊公用一個完整的、不加分割的電壓參考平面，不但不會增大數字電路對模擬電路的干擾，由于消除了信號線“跨溝”問題，能夠大幅度降低信號間的串擾和系統的地彈噪聲，提高了前端模擬電路的精度。
4．3過孔造成的回流問題解決辦法
在印制板信號布線時，如果是多層板，很多信號必須通過換層來完成連接任務，這時就要用到大量的過孔，過孔對回流的影響有兩種：一是過孔形成溝槽阻斷回流，二是過孔造成的回流跳層流動。
4.3.1．過孔形成的溝槽
在印制板信號布線時，如果是多層板，很多信號必須通過換層來完成連接任務，這時就要用到大量的過孔，如果過孔在電源或地平面排列比較密集，有時候會出現許多過孔連成一片的情況，形成所謂的溝，如圖所示。首先，我們應該對這種情況進行分析，看看是否回流需要經過溝槽，如果信號的回流無需經過溝槽，就不會對回流造成阻礙影響。如果回路電路要繞過這條溝返回，形成的天線效應將急劇增加，對周邊信號產生干擾。通常我們可以在涂敷數據生成后，對過孔過密而形成溝槽的地方加以調整，使過孔之間留有一定的距離。
展開 FPGA/CPLD數字電路原理解析
即使樣機或仿真結果沒有顯示出靜態險象，但實際上仍然可能存在著危險。通常，我們不應該用多級組合邏輯去鐘控PLD設計中的觸發器。圖7給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘（CLK）和該時鐘的2分頻 （DIV2）。由圖7 的定時波形圖看出，在兩個時鐘均為邏輯1的情況下，當SEL線的狀態改變時，存在靜態險象。險象的程度取決于工作的條件。 多級邏輯的險象是可以去除的。
圖7 有靜態險象的多級時鐘
圖8給出圖7電路的一種單級時鐘的替代方案。圖中SEL引腳和DIV2信號用于使能D觸發器的使能輸入端，而不是用于該觸發器的時鐘引腳。采用這個電路并不需要附加PLD的邏輯單元，工作卻可靠多了。 不同的系統需要采用不同的方法去除多級時鐘，并沒有固定的模式。
圖8 無靜態險象的多級時鐘
行波時鐘
另一種流行的時鐘電路是采用行波時鐘，即一個觸發器的輸出用作另一個觸發器的時鐘輸入。如果仔細地設計，行波時鐘可以象全局時鐘一樣地可靠工作。然而，行波時鐘使得與電路有關的定時計算變得很復雜。行波時鐘在行波鏈上各觸發器的時鐘之間產生較大的時間偏移，并且會超出最壞情況下的建立時間、保持時間和電路中時鐘到輸出的延時，使系統的實際速度下降。
用計數翻轉型觸發器構成異步計數器時常采用行波時鐘，一個觸發器的輸出鐘控下一個觸發器的輸入，參看圖9同步計數器通常是代替異步計數器的更好方案，這是因為兩者需要同樣多的宏單元而同步計數器有較快的時鐘到輸出的時間。圖10給出具有全局時鐘的同步計數器，它和圖9功能相同，用了同樣多的邏輯單元實現，卻有較快的時鐘到輸出的時間。幾乎所有PLD開發軟件都提供多種多樣的同步計數器。
展開 干貨 | 數字電路最常見的17個問題總結
熟悉一下數字電路一些問題，從細節入手，溫故而知新。
01 什么是同步邏輯和異步邏輯，同步電路和異步電路的區別是什么?
同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。
電路設計可分類為同步電路和異步電路設計。同步電路利用時鐘脈沖使其子系統同步運作，而異步電路不使用時鐘脈沖做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。
由于異步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性--因此近年來對異步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始采用異步電路設計。
異步電路主要是組合邏輯電路，用于產生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖，其邏輯輸出與任何時鐘信號都沒有關系，譯碼輸出產生的毛刺通常是可以監控的。
同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同一個時鐘CLK，而所有的狀態變化都是在時鐘的上升沿(或下降沿)完成的。
02 什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要求？
線與邏輯是兩個輸出信號相連可以實現與的功能。在硬件上，要用oc門來實現(漏極或者集電極開路)。
由于不用oc門可能使灌電流過大，而燒壞邏輯門，同時在輸出端口應加一個上拉電阻。(線或則是下拉電阻)
03 什么是Setup和Holdup時間，setup和holdup時間區別？
Setup/hold time 是測試芯片對輸入信號和時鐘信號之間的時間要求。建立時間是指觸發器的時鐘信號上升沿到來以前，數據穩定不變的時間。
展開 干貨 | 數字電路最常見的17個問題總結
熟悉一下數字電路一些問題，從細節入手，溫故而知新。
01 什么是同步邏輯和異步邏輯，同步電路和異步電路的區別是什么?
同步邏輯是時鐘之間有固定的因果關系。異步邏輯是各時鐘之間沒有固定的因果關系。
電路設計可分類為同步電路和異步電路設計。同步電路利用時鐘脈沖使其子系統同步運作，而異步電路不使用時鐘脈沖做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。
由于異步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模塊性、可組合和可復用性--因此近年來對異步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始采用異步電路設計。
異步電路主要是組合邏輯電路，用于產生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖，其邏輯輸出與任何時鐘信號都沒有關系，譯碼輸出產生的毛刺通常是可以監控的。
同步電路是由時序電路(寄存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同一個時鐘CLK，而所有的狀態變化都是在時鐘的上升沿(或下降沿)完成的。
02 什么是"線與"邏輯，要實現它，在硬件特性上有什么具體要求？
線與邏輯是兩個輸出信號相連可以實現與的功能。
展開 【原創分享】數字邏輯電路之邏輯門或邏輯
同樣的或門也有集成芯片組成，當我們將COMS電路進行集成，然后將其塑封，那么就成了集成數字邏輯芯片，以為例74ls系列為例進行講解
如圖所示：
其中以74LS10為例的話，如圖所示這是其芯片的封裝形式。
內部電路如圖所示：
這個或門芯片為3輸入芯片，可以看到其有3個輸入一個輸出，另外一般以數字邏輯芯片的話其電源與地的關系為，左上為電源，右下為地。這個在目前的邏輯芯片中是不會改變的。
這就是有關或門芯片的基本介紹，那么具體的應用需要在我們數字邏輯電路才能展示出來。
|本文凡億教育原創技術文章，轉載請注明來源
展開 如何用數字萬用表測量帶電電路的通斷？
萬用表的電阻檔不能流過一定的電流，不然會燒掉萬用表，所以很多人的概念中，只要電路處于帶電狀態，是不能利用萬用表電阻檔來直接測量帶電電路通斷的，實際上在帶電狀態中，某些條件下依然可以利用萬用表電阻檔來測量帶電電路，只是操作要小心而已，因為一段導體或者負載要流過電流，本質是兩端要有電壓，而電壓是電位的相對差值，如果只是有電勢，不存在差值，同樣不會產生電流的，
圖片來源于：網絡
看一下這張簡單的圖紙，這是一個開關控制一盞燈的回路，兩端施加了我們常見的220伏單相交流220伏電壓，這時候，如果直接使用萬用表的電阻檔來測量火線和零線之間的通斷，肯定是要不得的，一定會燒萬用表的。
圖片來源于：網絡
比如上圖這樣，直接用萬用表的紅筆和黑筆去碰圖中的L和N線，只會燒掉萬用表，一定不能做這個動作了。這個地方，只能用萬用表的交流電壓檔來測量，看看火線和零線之間是否有電壓。
我們另外看開關的地方，也就是1和2腳兩端。
圖片來源于：網絡
直接用數字萬用表的交流電壓檔測量開關1和2腳的兩端，如果開關處于斷開狀態，這樣在開關兩端是會有220伏左右的壓差的，這樣萬用表的顯示如上圖，也就是帶電的電路處于斷開狀態，萬用表上顯示出來220伏左右的交流電壓（實際可能有偏差，或者電壓有波動，所以表顯示218）。
圖片來源于：網絡
如果開關閉合了，同樣利用萬用表的交流電壓檔測量開關的1和2端，看上圖，萬用表顯示是0伏，如果考慮到一些偏差或者干擾問題，可能會有一些小點的電壓值跳動，這種情況可以基本上判斷這個帶電的回路是接通的，但是只能做為參考，為了進一步驗證這個結果，可以繼續進行下一步動作。
展開 
從零開始學習數字電路 | Learn Digital Circuits From Scratch ￥10
從零開始學習數字電路 | Learn Digital Circuits From Scratch
MP4 | 視頻：h264, 1920x1080 | 音頻：AAC, 44.1 KHz
語言：英語 | 大小：2.64 GB | 時長：2小時7分鐘
您將學到什么
計算機處理器語言、數制
布爾代數、邏輯門、卡諾圖
組合電路、時序電路
半導體存儲器、模數轉換器（ADC）和數模轉換器（DAC）
課程要求
無需編程
課程描述
數字電子學是電子學和電氣工程中的一門基礎學科，涉及數字電路的設計、分析和應用。與處理連續信號的模擬電子學不同，數字電子學處理離散信號，通常以二進制形式表示為0和1。這門學科構成了現代電子系統（如計算機、移動設備、通信系統和嵌入式系統）的支柱。
本課程從數制和二進制算術開始，這些是理解數據在數字系統中如何表示和處理的基礎。然后涵蓋邏輯門，包括與門（AND）、或門（OR）、非門（NOT）、與非門（NAND）、或非門（NOR）、異或門（XOR）和同或門（XNOR），它們是數字電路的基本構建模塊。布爾代數和邏輯簡化技術（如卡諾圖）用于設計高效且優化的電路。
此外，該學科還探討組合電路，如加法器、減法器、多路選擇器、多路分配器、編碼器和譯碼器，這些電路根據輸入組合執行特定操作。還研究了時序電路，包括觸發器、寄存器和計數器；這些電路不僅依賴于當前輸入，還依賴于先前狀態，引入了存儲的概念。
數字電子學還包括時序分析、時鐘和狀態機等主題，這些對于設計可靠的系統至關重要。隨著技術的進步，該學科擴展到可編程邏輯器件和硬件描述語言。
展開 從零開始學習數字電路 | Learn Digital Circuits From Scratch ￥10
從零開始學習數字電路 | Learn Digital Circuits From Scratch
MP4 | 視頻：h264, 1920x1080 | 音頻：AAC, 44.1 KHz
語言：英語 | 大小：2.64 GB | 時長：2小時7分鐘
數字邏輯設計、數字電子學、開關理論與邏輯設計
您將學到什么
計算機處理器語言、數制
布爾代數、邏輯門、卡諾圖
組合電路、時序電路
半導體存儲器、模數轉換器（ADC）和數模轉換器（DAC）
課程要求
無需編程
課程描述
數字電子學是電子學和電氣工程中的一門基礎學科，涉及數字電路的設計、分析和應用。與處理連續信號的模擬電子學不同，數字電子學處理離散信號，通常以二進制形式表示為0和1。這門學科構成了現代電子系統（如計算機、移動設備、通信系統和嵌入式系統）的支柱。
本課程從數制和二進制算術開始，這些是理解數據在數字系統中如何表示和處理的基礎。然后涵蓋邏輯門，包括與門（AND）、或門（OR）、非門（NOT）、與非門（NAND）、或非門（NOR）、異或門（XOR）和同或門（XNOR），它們是數字電路的基本構建模塊。布爾代數和邏輯簡化技術（如卡諾圖）用于設計高效且優化的電路。
此外，該學科還探討組合電路，如加法器、減法器、多路選擇器、多路分配器、編碼器和譯碼器，這些電路根據輸入組合執行特定操作。還研究了時序電路，包括觸發器、寄存器和計數器；這些電路不僅依賴于當前輸入，還依賴于先前狀態，引入了存儲的概念。
數字電子學還包括時序分析、時鐘和狀態機等主題，這些對于設計可靠的系統至關重要。
展開 干貨｜高速電路布局走線，這7個要點一定要記牢！
1、電源布局布線
數字電路很多時候需要的電流是不連續的，所以對一些高速器件就會產生浪涌電流。如果電源走線很長，則由于浪涌電流的存在進而會導致高頻噪聲，而此高頻噪聲會引入到其他信號中去。而在高速電路中必然會存在寄生電感和寄生電阻以及寄生電容，因此該高頻噪聲最終會耦合到其他電路當中，而由于寄生電感的存在也會導致走線可以承受的最大浪涌電流的能力下降，進而導致有部分壓降，有可能會使電路失能。所以在數字器件前面加上旁路電容就顯得尤為重要。電容越大，其在傳輸能量上是受限于傳輸速率的，所以一般會結合一個大電容和一個小電容一起，來滿足全頻率范圍內。
避免熱點產生：信號過孔會在電源層和底層產生voids。所以不合理的放置過孔很有可能會使電源或者地平面某些區域的電流密度增加。而這些電流密度增加的地方我們稱之為熱點。
所以，我們在設置過孔的時候要極力避免這種情況發生，以免平面被割裂，最終導致EMC的問題產生。通常最好的避免熱點的辦法就是網狀式的放置過孔，如此電流密度均勻，同時平面不會隔離，回流路徑就不會過長，也就不會產生EMC的問題。
2、走線的彎曲方式
在布高速信號線時，信號線應盡量避免彎曲。
展開 全新Ansys研究生課程助力高速數字化工程
科羅拉多大學博爾德分校將推出一項碩士學位課程，該課程將全面整合并呈現Ansys的一流電子仿真技術
主要亮點
Ansys與科羅拉多大學博爾德分校合作，向新一代電子工程師教授仿真經驗與技能
科羅拉多大學博爾德分校的最新研究生課程將借助Ansys Electronics Desktop學生版（包含四頂尖仿真應用），整合Ansys領先的電子仿真解決方案內容
Ansys提供的行業洞察將強化高校課程，幫助學生為從事工程職業做好更充分的準備
為了踐行在工程師職業生涯的各個階段為其提供支持的使命，Ansys將通過科羅拉多大學博爾德分校新設立的高速數字化工程專業碩士課程（PMP-HSDE），助力推動該校的仿真教學集成。從信號與電源完整性到電磁兼容性，該課程將Ansys行業領先的電子仿真技術整合到其高速數字化工程課程中，為優秀工程師提供實踐經驗。
這項包含10門課程的碩士課程將納入Ansys Electronics Desktop學生版軟件產品。
展開 