機(jī)箱屏蔽的案例
HFSS應(yīng)用案例：機(jī)箱屏蔽效能仿真
作者 | 付強(qiáng)
來源 | 本文為老貓電磁館原創(chuàng)作品，上海安世亞太授權(quán)轉(zhuǎn)載
前言
機(jī)箱是容納電子設(shè)備各種功能模塊、電子部件的常用載體，電磁屏蔽效能是其重要的技術(shù)指標(biāo)，電磁屏蔽效能越好，一方面可以使得機(jī)箱內(nèi)部的功能模塊或電子部件對(duì)外輻射發(fā)射更小，另一方面也使得其內(nèi)部的功能模塊或電子部件受外部電磁環(huán)境的影響更小。通過電磁仿真軟件對(duì)機(jī)箱的屏蔽效能進(jìn)行評(píng)估，相對(duì)于實(shí)物測試而言，既可以降低機(jī)箱類產(chǎn)品的測試成本，又可以縮短反復(fù)驗(yàn)證帶來的開發(fā)周期。
本案例基于ANSYS HFSS對(duì)帶有縫隙的機(jī)箱屏蔽效能進(jìn)行仿真分析，并將針對(duì)機(jī)箱縫隙介紹三種不同的建模方式：實(shí)物建模、理想電邊界+理想磁邊界等效建模、阻抗邊界條件等效建模。
1 機(jī)箱模型
1.1 機(jī)箱主體結(jié)構(gòu)
如圖1所示，機(jī)箱主體結(jié)構(gòu)的長×寬×高=30.1×30.04×20.1 (mm)，壁厚0.05mm，材質(zhì)為鋁(Aluminum)開口位于機(jī)箱前方中心，長×寬=20×10 (mm)。
【注】縫隙模型的處理有3種方式，實(shí)體建模、PE+PH邊界條件等效和阻抗邊界等效，以下分別介紹3種方式的建模方法。后續(xù)則在不同仿真設(shè)計(jì)中，分別利用3種縫隙模型進(jìn)行求解分析。
圖1 機(jī)箱主體結(jié)構(gòu)
1.2 實(shí)體縫隙模型
如圖2所示，實(shí)體縫隙模型位于機(jī)箱前方開口處，縫隙外觀的長×寬=20×10 (mm)，厚為0.05mm，材質(zhì)為鋁(Aluminum)。縫隙由4×10個(gè)小孔掏空構(gòu)成且均勻分布，小孔長×寬=4.96×0.96 (mm)。
圖2 實(shí)體縫隙模型
1.3 PE+PH等效縫隙模型
如圖3所示，在機(jī)箱前方開口處創(chuàng)建一個(gè)面，并設(shè)置為PE邊界條件；然后在該面上創(chuàng)建4×10個(gè)矩陣小面，小面長×寬=4.96×0.96 (mm)，且呈均勻分布。小面設(shè)置為PH邊界條件。
展開 ANSYS HFSS 17.1機(jī)箱屏蔽分析 ￥8.88
通過運(yùn)用電磁場環(huán)境仿真軟件ANSYS HFSS 17.1，研究機(jī)箱對(duì)外來干擾的屏蔽效能，分析其電磁場分布的可視化結(jié)果，直觀的展示出電磁場分布規(guī)律及其傳播特性。以某機(jī)箱模型為例，采用ANSYS HFSS 17.1軟件，進(jìn)行機(jī)箱的屏蔽效能仿真與分析。包括模型的設(shè)計(jì)、邊界條件、激勵(lì)的設(shè)置和求解、查看結(jié)果等。
HFSS常見問題及解答 | 建模與仿真方法（三）
圖1.8
1.9 Q: 機(jī)箱屏蔽效能如何實(shí)現(xiàn)仿真？
我的機(jī)箱通風(fēng)上覆蓋了網(wǎng)孔結(jié)構(gòu)，孔徑小，數(shù)量多，如何處理？
A: 利用Radiation Boundary或PML邊界條件，以及Incident Wave入射波激勵(lì)等功能，HFSS能夠方便地實(shí)現(xiàn)對(duì)機(jī)箱屏蔽效能的仿真，并可通過后處理，得到機(jī)箱的最佳屏蔽效能、最差屏蔽效能以及機(jī)箱內(nèi)電場分布等關(guān)心的結(jié)果。對(duì)于機(jī)箱包含網(wǎng)孔結(jié)構(gòu)的情況，若直接對(duì)其進(jìn)行仿真計(jì)算，將會(huì)產(chǎn)生大量的網(wǎng)格，計(jì)算效率很低。利用Anisotropic impedance邊界條件，能夠?qū)⑼L(fēng)孔結(jié)構(gòu)用邊界條件鏈接的方式來代替，在保證精度的前提下顯著提高計(jì)算效率，如圖1.9所示。
展開 干貨｜EMC常見的29個(gè)問題
答：電路設(shè)計(jì)（包括器件選擇）、軟件設(shè)計(jì)、線路板設(shè)計(jì)、屏蔽結(jié)構(gòu)設(shè)計(jì)、信號(hào)線/電源線濾波設(shè)計(jì)、電路接地方式設(shè)計(jì)。
3、在電磁兼容領(lǐng)域，為什么總是用分貝（dB）的單位描述？10mV是多少dBmV？
答：因?yàn)橐枋龅姆群皖l率范圍都很寬，在圖形上用對(duì)數(shù)坐標(biāo)更容易表示，而dB就是用對(duì)數(shù)表示時(shí)的單位，10mV是20dBmV。
4、為什么頻譜分析儀不能觀測靜電放電等瞬態(tài)干擾？
答：因?yàn)轭l譜分析儀是一種窄帶掃頻接收機(jī)，它在某一時(shí)刻僅接收某個(gè)頻率范圍內(nèi)的能量。而靜電放電等瞬態(tài)干擾是一種脈沖干擾，其頻譜范圍很寬，但時(shí)間很短，因而頻譜分析儀在瞬態(tài)干擾發(fā)生時(shí)只能觀察到其總能量的一小部分，不能反映實(shí)際的干擾情況。
5、在現(xiàn)場診斷電磁干擾問題時(shí)，往往需要使用近場探頭和頻譜分析儀，怎樣用同軸電纜制作一個(gè)簡易的近場探頭？
答：將同軸電纜的外層（屏蔽層）剝開，使芯線暴露出來，將芯線繞成一個(gè)直徑1~2厘米的小環(huán)（1~3匝），焊接在外層上。
6、一臺(tái)設(shè)備，原來的電磁輻射發(fā)射強(qiáng)度是300mV/m，加上屏蔽機(jī)箱后，輻射發(fā)射降為3mV/m，那么這個(gè)機(jī)箱的屏蔽效能是多少dB？
答：這個(gè)機(jī)箱的屏蔽效能應(yīng)為40dB。
7、設(shè)計(jì)屏蔽機(jī)箱時(shí)，應(yīng)根據(jù)哪些因素選擇屏蔽材料？
答：從電磁屏蔽的角度而言，主要考慮所屏蔽的電場波的種類。對(duì)于電場波、平面波或頻率較高的磁場波，一般金屬都可以滿足要求。對(duì)于低頻磁場波，要使用導(dǎo)磁率較高的材料。
8、機(jī)箱的屏蔽效能除了受屏蔽材料影響以外，還受哪些因素影響？
答：受兩個(gè)因素影響，一是機(jī)箱上的導(dǎo)電不連續(xù)點(diǎn)，例如孔洞、縫隙等；另一個(gè)是穿過屏蔽箱的導(dǎo)線，如信號(hào)電纜、電源線等。
展開 
電磁兼容設(shè)計(jì)58個(gè)常見問題，都明白的工程師不多！
答：電路設(shè)計(jì)（包括器件選擇）、軟件設(shè)計(jì)、線路板設(shè)計(jì)、屏蔽結(jié)構(gòu)、信號(hào)線/電源線濾波、電路的接地方式設(shè)計(jì)。
3.在電磁兼容領(lǐng)域，為什么總是用分貝（dB）的單位描述？10mV是多少dBmV？
答：因?yàn)橐枋龅姆群皖l率范圍都很寬，在圖形上用對(duì)數(shù)坐標(biāo)更容易表示，而dB就是用對(duì)數(shù)表示時(shí)的單位，10mV是20dBmV。
4.為什么頻譜分析儀不能觀測靜電放電等瞬態(tài)干擾？
答：因?yàn)轭l譜分析儀是一種窄帶掃頻接收機(jī)，它在某一時(shí)刻僅接收某個(gè)頻率范圍內(nèi)的能量。而靜電放電等瞬態(tài)干擾是一種脈沖干擾，其頻譜范圍很寬，但時(shí)間很短，這樣頻譜分析儀在瞬態(tài)干擾發(fā)生時(shí)觀察到的僅是其總能量的一小部分，不能反映實(shí)際的干擾情況。
5.在現(xiàn)場進(jìn)行電磁干擾問題診斷時(shí)，往往需要使用近場探頭和頻譜分析儀，怎樣用同軸電纜制作一個(gè)簡易的近場探頭？
答：將同軸電纜的外層（屏蔽層）剝開，使芯線暴露出來，將芯線繞成一個(gè)直徑1~2厘米小環(huán)（1~3匝），焊接在外層上。
6.一臺(tái)設(shè)備，原來的電磁輻射發(fā)射強(qiáng)度是300mV/m，加上屏蔽箱后，輻射發(fā)射降為3mV/m，這個(gè)機(jī)箱的屏蔽效能是多少dB？
答：這個(gè)機(jī)箱的屏蔽效能應(yīng)為40dB。
7.設(shè)計(jì)屏蔽機(jī)箱時(shí)，根據(jù)哪些因素選擇屏蔽材料？
答：從電磁屏蔽的角度考慮，主要要考慮所屏蔽的電場波的種類。對(duì)于電場波、平面波或頻率較高的磁場波，一般金屬都可以滿足要求，對(duì)于低頻磁場波，要使用導(dǎo)磁率較高的材料。
8.機(jī)箱的屏蔽效能除了受屏蔽材料的影響以外，還受什么因素的影響？
答：受兩個(gè)因素的影響，一是機(jī)箱上的導(dǎo)電不連續(xù)點(diǎn)，例如孔洞、縫隙等；另一個(gè)是穿過屏蔽箱的導(dǎo)線，如信號(hào)電纜、電源線等。
9.屏蔽磁場輻射源時(shí)要注意什么問題？
答：由于磁場波的波阻抗很低，因此反射損耗很小，而主要靠吸收損耗達(dá)到屏蔽的目的。
展開 10條非常實(shí)用的電磁兼容設(shè)計(jì)知識(shí)
為了彌補(bǔ)這個(gè)不足，在坡莫合金屏蔽室的 外層用鋁板焊接成第二層屏蔽，對(duì)高頻電磁場起到屏蔽作用。
7. 設(shè)計(jì)屏蔽機(jī)箱時(shí)，根據(jù)哪些因素選擇屏蔽材料?
答：從電磁屏蔽的角度考慮，主要要考慮所屏蔽的電場波的種類。對(duì)于電場波、平面波或頻率較高的磁場波，一般金屬都可以滿足要求，對(duì)于低頻磁場波，要使用導(dǎo)磁率較高的材料。
8. 機(jī)箱的屏蔽效能除了受屏蔽材料的影響以外，還受什么因素的影響?
答：受兩個(gè)因素的影響，一是機(jī)箱上的導(dǎo)電不連續(xù)點(diǎn)，例如孔洞、縫隙等;另一個(gè)是穿過屏蔽箱的導(dǎo)線，如信號(hào)電纜、電源線等。
9. 屏蔽磁場輻射源時(shí)要注意什么問題?
答：由于磁場波的波阻抗很低，因此反射損耗很小，而主要靠吸收損耗達(dá)到屏蔽的目的。因此要選擇導(dǎo)磁率較高的屏蔽材料。另外，在做結(jié)構(gòu)設(shè)計(jì)時(shí)，要使屏蔽層盡量遠(yuǎn)離輻射源(以增加反射損耗)，盡量避免孔洞、縫隙等靠近輻射源。
10. 在設(shè)計(jì)屏蔽結(jié)構(gòu)時(shí)，有一個(gè)原則是：盡量使機(jī)箱內(nèi)的電纜遠(yuǎn)離縫隙和孔洞，為什么?
答：由于電纜近旁總是存在磁場，而磁場很容易從孔洞泄漏(與磁場的頻率無關(guān))。因此，當(dāng)電纜距離縫隙和孔洞很近時(shí)，就會(huì)發(fā)生磁場泄漏，降低總體屏蔽效能。
展開 實(shí)戰(zhàn)經(jīng)驗(yàn)：PCB板的ESD保護(hù)電路設(shè)計(jì)
■在引向機(jī)箱外的連接器(容易直接被ESD擊中)下方的所有PCB層上,要放置寬的機(jī)箱地或者多邊形填充地,并每隔大約13mm的距離用過孔將它們連接在一起。
■在卡的邊緣上放置安裝孔,安裝孔周圍用無阻焊劑的頂層和底層焊盤連接到機(jī)箱地上。
■PCB裝配時(shí),不要在頂層或者底層的焊盤上涂覆任何焊料。使用具有內(nèi)嵌墊圈的螺釘來實(shí)現(xiàn)PCB與金屬機(jī)箱/屏蔽層或接地面上支架的緊密接觸。
■在每一層的機(jī)箱地和電路地之間,要設(shè)置相同的“隔離區(qū)”;如果可能,保持間隔距離為0.64mm。
■在卡的頂層和底層靠近安裝孔的位置,每隔100mm沿機(jī)箱地線將機(jī)箱地和電路地用1.27mm寬的線連接在一起。與這些連接點(diǎn)的相鄰處,在機(jī)箱地和電路地之間放置用于安裝的焊盤或安裝孔。這些地線連接可以用刀片劃開,以保持開路,或用磁珠/高頻電容的跳接。
■如果電路板不會(huì)放入金屬機(jī)箱或者屏蔽裝置中,在電路板的頂層和底層機(jī)箱地線上不能涂阻焊劑,這樣它們可以作為ESD電弧的放電極。
■要以下列方式在電路周圍設(shè)置一個(gè)環(huán)形地：
(1)除邊緣連接器以及機(jī)箱地以外,在整個(gè)外圍四周放上環(huán)形地通路。
(2)確保所有層的環(huán)形地寬度大于2.5mm。
(3)每隔13mm用過孔將環(huán)形地連接起來。
(4)將環(huán)形地與多層電路的公共地連接到一起。
(5)對(duì)安裝在金屬機(jī)箱或者屏蔽裝置里的雙面板來說,應(yīng)該將環(huán)形地與電路公共地連接起來。
展開 精確建模，無縫集成 | 《ANSYS電機(jī)驅(qū)動(dòng)系統(tǒng)設(shè)計(jì)仿真解決方案》現(xiàn)已開放領(lǐng)取
電驅(qū)動(dòng)系統(tǒng)EMI/EMC
· 重要性
· 技術(shù)難題
· ANSYS解決方案
· ANSYS解決方案的典型應(yīng)用
----線纜選型和寄生參數(shù)提取
----線纜電磁輻射分析與布局優(yōu)化
----電磁設(shè)備傳導(dǎo)及輻射特性分析
----PCB控制板的電磁干擾分析
----機(jī)箱機(jī)柜屏蔽效能分析
----系統(tǒng)電磁環(huán)境對(duì)醫(yī)療設(shè)備的干擾
----系統(tǒng)設(shè)備布局和電磁隔離度分析
7. 電驅(qū)動(dòng)系統(tǒng)熱設(shè)計(jì)
二、本期資料如何獲取？
掃碼關(guān)注“上海安世亞太”微信公眾號(hào)
后臺(tái)回復(fù)“JSL”
即可獲得完整版資料冊(cè)
資料將在1-3個(gè)工作日內(nèi)
發(fā)送至您的郵箱
金屬圓形散熱孔陣5G電磁屏蔽效能仿真分析
機(jī)箱通風(fēng)孔屏蔽效能仿真及優(yōu)化[J]. 安全與電磁兼容, 2013(6): 74-77.
[5]
何新文, 解國領(lǐng), 吳迪. 孔洞對(duì)于機(jī)箱屏蔽效能的影響[J]. 無線電工程, 2016, 46(5): 99-102.
[6]
許留留, 閆麗萍, 趙翔. 適用于5G電磁屏蔽的介質(zhì)開孔型頻率選擇表面設(shè)計(jì)[J]. 太赫茲科學(xué)與電子信息學(xué)報(bào), 2019, 17(4): 616-620.
[7]
白婉欣, 李天樂, 郭安琪, 等. 平面波照射下無限大導(dǎo)體板上周期孔陣屏蔽效能的解析研究[J]. 物理學(xué)報(bào), 2019, 68(10): 89-97.
[8]
Kuo, C. and Kuo, C. (2016) Fi-nite-Difference Time-Domain Analysis of the Shielding Effectiveness of Metallic Enclosures with Apertures Using a Novel Subgridding Algorithm. IEEE Transactions on Electromagnetic Compatibility, 58, 1595-1601.
[9]
王海峰, 莊光磊. 應(yīng)用于GSM1800屏蔽的小型化頻率選擇表面設(shè)計(jì)[J]. 遙測遙控, 2015, 36(2): 61-64.
[10]
周澤倫. 帶孔縫箱體電磁屏蔽效能的研究[J].
展開 干貨收藏！268條PCB layout設(shè)計(jì)規(guī)范匯總
121
PCB布線與布局
在每一層的機(jī)箱地和電路地之間，要設(shè)置相同的“隔離區(qū)”；如果可能，保持間隔距離為0.64mm(0.025英寸)。
122
PCB布線與布局
電路周圍設(shè)置一個(gè)環(huán)形地防范ESD干擾：1在電路板整個(gè)四周放上環(huán)形地通路；2所有層的環(huán)形地寬度>2.5mm (0.1英寸)；3每隔13mm(0.5英寸)用過孔將環(huán)形地連接起來；4將環(huán)形地與多層電路的公共地連接到一起；5對(duì)安裝在金屬機(jī)箱或者屏蔽裝置里的雙面板來說，應(yīng)該將環(huán)形地與電路公共地連接起來；6不屏蔽的雙面電路則將環(huán)形地連接到機(jī)箱地，環(huán)形地上不涂阻焊劑，以便該環(huán)形地可以充當(dāng)ESD的放電棒，在環(huán)形地(所有層)上的某個(gè)位置處至少放置一個(gè)0.5mm寬(0.020英寸)的間隙，避免形成大的地環(huán)路；7如果電路板不會(huì)放入金屬機(jī)箱或者屏蔽裝置中，在電路板的頂層和底層機(jī)箱地線上不能涂阻焊劑，這樣它們可以作為ESD電弧的放電棒。
123
PCB布線與布局
在能被ESD直接擊中的區(qū)域，每一個(gè)信號(hào)線附近都要布一條地線。
124
PCB布線與布局
易受ESD影響的電路，放在PCB中間的區(qū)域，減少被觸摸的可能性。
125
PCB布線與布局
信號(hào)線的長度大于300mm(12英寸)時(shí)，一定要平行布一條地線。
126
PCB布線與布局
安裝孔的連接準(zhǔn)則：可以與電路公共地連接，或者與之隔離。1金屬支架必須和金屬屏蔽裝置或者機(jī)箱一起使用時(shí)，要采用一個(gè)0Ω電阻實(shí)現(xiàn)連接。
展開 CAE仿真技術(shù)在電子電器行業(yè)的應(yīng)用
PCB板電磁兼容分析
電子機(jī)箱電磁屏蔽性能分析
最后數(shù)值仿真可以幫助設(shè)計(jì)人員：
1、 高效分析電纜、母排、IGBT、PCB走線等設(shè)備對(duì)電子系統(tǒng)的傳導(dǎo)干擾
2、 有效預(yù)測并改善電機(jī)、變壓器、IGBT、PCB、母排及其他整機(jī)系統(tǒng)的輻射干擾和設(shè)備布局
3、 整體優(yōu)化電磁兼容特性有助于實(shí)現(xiàn)電子電器系統(tǒng)的高度集成化，提高功率密度、穩(wěn)定性和一致性
EMC 問題 (輻射， 耦合，屏蔽)
Ansys CFD提供的一整套專業(yè)技術(shù)軟件可以給開發(fā)者帶來明顯益處：
1、 減小產(chǎn)品開發(fā)周期，提前新品上市的時(shí)間點(diǎn)；
2、 提前預(yù)知設(shè)計(jì)風(fēng)險(xiǎn)及量化風(fēng)險(xiǎn)程度，可以在開發(fā)工作中有重點(diǎn)地應(yīng)對(duì)和消除，減少了設(shè)計(jì)隱患；
3、 能夠提升設(shè)計(jì)效率，使開發(fā)人員有更多的時(shí)間完成別的設(shè)計(jì)工作。
4、 提高總體產(chǎn)品的可靠性和速度，縮短上市時(shí)間。
來源：安世亞太
展開 
電子電器設(shè)計(jì)中的CFD仿真解決方案
PCB板電磁兼容分析
電子機(jī)箱電磁屏蔽性能分析
最后數(shù)值仿真可以幫助設(shè)計(jì)人員：
■ 高效分析電纜、母排、IGBT、PCB走線等設(shè)備對(duì)電子系統(tǒng)的傳導(dǎo)干擾
■ 有效預(yù)測并改善電機(jī)、變壓器、IGBT、PCB、母排及其他整機(jī)系統(tǒng)的輻射干擾和設(shè)備布局
■ 整體優(yōu)化電磁兼容特性有助于實(shí)現(xiàn)電子電器系統(tǒng)的高度集成化，提高功率密度、穩(wěn)定性和一致性
EMC 問題 (輻射， 耦合，屏蔽)
一整套專業(yè)技術(shù)軟件可以給開發(fā)者帶來明顯益處：
■ 減小產(chǎn)品開發(fā)周期，提前新品上市的時(shí)間點(diǎn)；
■ 提前預(yù)知設(shè)計(jì)風(fēng)險(xiǎn)及量化風(fēng)險(xiǎn)程度，可以在開發(fā)工作中有重點(diǎn)地應(yīng)對(duì)和消除，減少了設(shè)計(jì)隱患；
■ 能夠提升設(shè)計(jì)效率，使開發(fā)人員有更多的時(shí)間完成別的設(shè)計(jì)工作。
■ 提高總體產(chǎn)品的可靠性和速度，縮短上市時(shí)間。
關(guān)注【上海安世亞太】，獲取更多原創(chuàng)文章、活動(dòng)資訊如果你覺得這篇文章對(duì)你有用，點(diǎn)個(gè)贊吧！
展開 視角 | 未來已來，5G時(shí)代的仿真技術(shù)挑戰(zhàn)與突破
針對(duì)大型高速系統(tǒng)的仿真設(shè)計(jì)流程，主要包含以下四個(gè)階段：
原理圖仿真設(shè)計(jì)→Layout中仿真設(shè)計(jì)→Layout后整板仿真→局部整改
在上述傳統(tǒng)流程中，Ansys提供了專門針對(duì)PCB整版的仿真工具SIwave，高頻結(jié)構(gòu)仿真工具HFSS，用于機(jī)箱屏蔽設(shè)計(jì)和系統(tǒng)EMI/EMC仿真，優(yōu)化和參數(shù)掃描模塊Optimetrics，以及和EDA工具的接口Ansoftlinks for EDA，高性能計(jì)算模塊等。針對(duì)不同類型的結(jié)構(gòu)，Ansys利用針對(duì)性的電磁場求解器進(jìn)行仿真和抽取，并組裝到電路仿真工具中進(jìn)行瞬態(tài)仿真，得到模型的頻譜分量和眼圖，仿真的頻譜還可以用于PCB的輻射分析，并進(jìn)一步仿真PCB經(jīng)屏蔽后的輻射強(qiáng)度，從而全面、精確、快速地實(shí)現(xiàn)系統(tǒng)信號(hào)/電源完整性和EMI/EMC設(shè)計(jì)。
對(duì)于5G這種大型高速系統(tǒng)信號(hào)完整性仿真，其特點(diǎn)是系統(tǒng)的不同部分（三維和平面）將裝配在同一個(gè)界面中，因此Ansys采用了Slwave和HFSS共同混合仿真全信道，既發(fā)揮Slware在平面上的優(yōu)勢，同時(shí)與HFSS的三維部件求解相結(jié)合，如果PCB版上包含IBIS模型，可以直接附在Layout布局上，無需到原理圖界面操作。例如在Slwave和HFSS混合求解過程中，用戶可以對(duì)信號(hào)走線用Slwave求解，無需使用耗時(shí)的三維電磁場求解器。對(duì)信號(hào)走線中的過孔、連接器等關(guān)鍵敏感部位則使用HFSS三維求解器求解，在效率和精度上同時(shí)滿足復(fù)雜系統(tǒng)的要求。
5G時(shí)代——多物理場可靠性仿真的重要性凸顯
雖然企業(yè)早已發(fā)現(xiàn)基于多物理場的仿真，能驗(yàn)證在各學(xué)科耦合關(guān)系下更接近于真實(shí)世界的產(chǎn)品性能，但在5G時(shí)代的更高性能、更小尺寸電子產(chǎn)品要求下，多物理場下的溫度、磁場和結(jié)構(gòu)之間的耦合關(guān)系將更為復(fù)雜。
展開 視角 | 未來已來，5G時(shí)代的仿真技術(shù)挑戰(zhàn)與突破
針對(duì)大型高速系統(tǒng)的仿真設(shè)計(jì)流程，主要包含以下四個(gè)階段：
原理圖仿真設(shè)計(jì)→Layout中仿真設(shè)計(jì)→Layout后整板仿真→局部整改
在上述傳統(tǒng)流程中，Ansys提供了專門針對(duì)PCB整版的仿真工具SIwave，高頻結(jié)構(gòu)仿真工具HFSS，用于機(jī)箱屏蔽設(shè)計(jì)和系統(tǒng)EMI/EMC仿真，優(yōu)化和參數(shù)掃描模塊Optimetrics，以及和EDA工具的接口Ansoftlinks for EDA，高性能計(jì)算模塊等。針對(duì)不同類型的結(jié)構(gòu)，Ansys利用針對(duì)性的電磁場求解器進(jìn)行仿真和抽取，并組裝到電路仿真工具中進(jìn)行瞬態(tài)仿真，得到模型的頻譜分量和眼圖，仿真的頻譜還可以用于PCB的輻射分析，并進(jìn)一步仿真PCB經(jīng)屏蔽后的輻射強(qiáng)度，從而全面、精確、快速地實(shí)現(xiàn)系統(tǒng)信號(hào)/電源完整性和EMI/EMC設(shè)計(jì)。
對(duì)于5G這種大型高速系統(tǒng)信號(hào)完整性仿真，其特點(diǎn)是系統(tǒng)的不同部分（三維和平面）將裝配在同一個(gè)界面中，因此Ansys采用了Slwave和HFSS共同混合仿真全信道，既發(fā)揮Slware在平面上的優(yōu)勢，同時(shí)與HFSS的三維部件求解相結(jié)合，如果PCB版上包含IBIS模型，可以直接附在Layout布局上，無需到原理圖界面操作。例如在Slwave和HFSS混合求解過程中，用戶可以對(duì)信號(hào)走線用Slwave求解，無需使用耗時(shí)的三維電磁場求解器。對(duì)信號(hào)走線中的過孔、連接器等關(guān)鍵敏感部位則使用HFSS三維求解器求解，在效率和精度上同時(shí)滿足復(fù)雜系統(tǒng)的要求。
5G時(shí)代——多物理場可靠性仿真的重要性凸顯
雖然企業(yè)早已發(fā)現(xiàn)基于多物理場的仿真，能驗(yàn)證在各學(xué)科耦合關(guān)系下更接近于真實(shí)世界的產(chǎn)品性能，但在5G時(shí)代的更高性能、更小尺寸電子產(chǎn)品要求下，多物理場下的溫度、磁場和結(jié)構(gòu)之間的耦合關(guān)系將更為復(fù)雜。
展開 CST—EMC（電磁兼容）仿真及分析工具
EMC仿真貫穿產(chǎn)品開發(fā)全周期，從PCB的電源完整性和信號(hào)完整性分析，到線纜線束的串?dāng)_及輻射情況，再到機(jī)箱機(jī)殼的屏蔽性能效果，以及整車的EMC測試等，都可以使用EMC仿真來幫助分析。通過仿真結(jié)果能夠?qū)υO(shè)計(jì)需求進(jìn)行驗(yàn)證，為EMC實(shí)測結(jié)果提供參考，從而盡早發(fā)現(xiàn)潛在的電磁兼容問題、提出更優(yōu)的解決方案、縮短整改產(chǎn)品的開發(fā)周期、節(jié)省成本。
軟件介紹
CST全稱為Computer Simulation Technology，具備完備的3D全波電磁場仿真技術(shù)。CST Studio Suite（CST工作室套裝）是CST的核心產(chǎn)品，是目前市場上準(zhǔn)確、高效的3D EM仿真工具之一，包括CST微波工作室、CST設(shè)計(jì)工作室、CST印制電路板工作室、CST電纜工作室、CST電磁工作室、CST粒子工作室及CST多物理場工作室共7個(gè)子軟件，能滿足用戶從芯片級(jí)到系統(tǒng)級(jí)的設(shè)計(jì)需求。
CST微波工作室
用于高頻器件的快速、準(zhǔn)確3D仿真工具。適用于整個(gè)電磁波和光波波段的電磁仿真，可仿真大部分結(jié)構(gòu)、材料下的S參數(shù)、輻射和散射問題。
CST設(shè)計(jì)工作室
通用的路仿真工具。支持基于模型或電路元件的各種類型，可進(jìn)行時(shí)域非線性電路和頻域路仿真，支持三維電磁場和電路的場路協(xié)同仿真，支持參數(shù)化SPICE、TOUCHSTONE、IBIS模型導(dǎo)入。
CST印制電路板工作室
用于對(duì)印制電路板的信號(hào)完整性（SI）、電源完整性（PI）以及電磁兼容性（EMC）分析。
CST電纜工作室
專業(yè)的線纜線束SI、EMI、EMS仿真工具，用于電纜線束的信號(hào)完整性（SI）和電磁兼容性（EMC）分析。
展開 