存儲DDR的案例
基于FPGA的一種DDR4存儲模塊設計
本文提出一種基于DDR4 SDRAM的高速數據緩存技術，主控器選用Xilinx公司XCVU9P系列FPGA芯片，數據緩存器選用MT40A512M16HA-083E，通過對DDR4 SDRAM的存儲尋址原理及DDR4IP核的讀寫控制邏輯的研究，實現了在250MHz的時鐘下，DDR4SDRAM能夠正常進行讀寫操作。經過測試驗證，讀寫數據正常，無數據丟失。
1 整體設計方案
整體設計方案使用模塊化，主要包括光口傳輸模塊、DDR4存儲模塊、SRIO接口模塊。本設計主要對控制芯片FPGA內部邏輯進行了優化設計，其中包括DDR4控制器、不同時鐘域之間的數據緩存FIFO。整體方案傳輸流程如圖1所示。
光口模塊：主要是接收采集模塊傳輸過來的數據。
DDR4存儲模塊：用于緩存數據，由于SRIO接口的數據傳輸速率慢，需要通過DDR4存儲模塊先將高速數據存儲到DDR4中，然后再通過SRIO的時鐘將數據傳輸給SRIO接口模塊。
SRIO接口模塊：接收DDR4讀出來的數據，然后傳輸給上位機進行測試分析。
2 DDR4 SDRAM內部結構
DDR4 SDRAM是一種內部可配置高速動態隨機存儲器，其內部由多個Bank組成，Bank又是由很多行和列構成[3]，DDR4的尋址操作就是對行列地址進行操作。
展開 2萬字一文帶你看懂汽車智能座艙的存儲DDR市場、技術
存儲器的環境適應性能設計也充滿挑戰。與大多數搭載于汽車端的半導體器件相同，車載存儲器也時常需要經歷高溫、雨雪、電磁波干擾以及振動等各種惡劣的環境，而不同的行駛環境對存儲器性能的設計也提出了不同的要求，如何能夠在這些嚴苛應用環境下仍能保持存儲器件的隨時可讀、可寫以及長時存儲等能力，成為各大廠商決勝全球車載存儲市場的關鍵。
在環境適應性設計上，寬溫控制以及抗干擾性能是其中最主要的兩塊，也是當前市場評估車載存儲器的實際性能的關鍵指標。栗雪利告訴記者：“由于汽車行駛的外部環境溫度變化非常大，比如像后視鏡那個區域，太陽長時間照射后的溫度可以達到90-100度左右，這對存儲器的寬溫控制性能有很高的要求，在車載存儲器的設計上我們一般都需要做從-40度到105度的溫度設計，以保證在極低溫環境和高溫環境下的寬溫范圍內存儲性能都可穩定發揮；另一方面，在很多駕駛環境下會經常有電磁波等環境干擾，這對數據的可靠性也會產生不小的影響，所以在設計上也會針對存儲器的抗干擾性能做很多工作。”除此之外，在關乎整車行駛安全性的部分，車載存儲器在響應速度、抗振動、可靠性、糾錯機制、Debug機制、可回溯性以及數據存儲的高度穩定性等方面，相比消費類產品來說也都提高了很多個量級。
目前車規級的DRAM市場 50%左右是鎂光市場，30%是ISSI和海力士，消費級的巨頭三星反而在這個市場上算是新手，剛進入車規級市場不久，而且車規級的DDR要求是10年內不能停產，停產后也要滿足繼續供貨3-5年的要求。
2、目前車載電子的DDR容量要求偏小
這里先普及一個概念，1Byte=8bit ，這個是大學學過的數據換算，這里就不重復講解了。
展開 使用FPGA實現ADAS設計的功能安全考慮
外部非易失存儲器連接至四路串行外設(quad SPI)模組，系統啟動過程中裝入應用程序，配置FPGA時會使用這些模組。執行應用程序代碼，存儲數據和圖像幀時，Altera使用DDR存儲器。通過SPI連接外部微控制器，進行目標探測和最終決策，通過CAN接口與汽車底盤的其他部分進行通信。
應用中所使用的圖像處理器模組如圖4所示。視頻端口接收來自圖像傳感器的數據，將其傳送至圖像預處理模塊。這一模塊展示了底層圖像處理。在這個例子中，數據通過圖像預處理模塊后，通過FPGA至HPS (F2H)橋接被寫入到DDR存儲器中，也可以傳送至下一級，實現的效率更高。第二級是中間級處理，由各種圖像處理模塊來完成。通過HPS至FPGA (H2F)橋接讀出以前存儲在DDR存儲器中的數據，再次將其寫入到DDR存儲器中。在這個例子中，由HPS完成高級處理。
現在，讓我們了解一下用于探測設計中不同區域是否有故障的診斷功能。文中所討論的一些診斷功能能夠探測到永久故障，而有的只能探測到瞬時故障，也有的能夠探測各種故障。瞬時故障是一種出現后又消失的故障。對于這一分析，Altera應考慮實現某些功能時存儲器中出現的故障，以及實現功能時邏輯中可能出現的故障。
在應用軟件使用圖像傳感器之前，應對其進行配置，在應用程序執行過程中不斷修改配置以適應不同的光照條件。圖像傳感器對于應用操作非常關鍵，因此，建議在容錯時間間隔(FTTI)期間對其配置至少進行一次檢查。這并不一定能夠覆蓋傳感器的所有可能的故障，但是，可以管理好配置寄存器組。
汽車中使用的某些傳感器支持用戶在每一圖像幀的輔助掃描線中傳送某些配置寄存器數據。通過這一功能，用戶可以檢查每一幀的傳感器設置，不需要通過I2C接口來讀取寄存器。
展開 使用FPGA實現ADAS設計的功能安全考慮
外部非易失存儲器連接至四路串行外設(quad SPI)模組，系統啟動過程中裝入應用程序，配置FPGA時會使用這些模組。執行應用程序代碼，存儲數據和圖像幀時，Altera使用DDR存儲器。通過SPI連接外部微控制器，進行目標探測和最終決策，通過CAN接口與汽車底盤的其他部分進行通信。
圖4.Cyclone V SoC模組視圖
應用中所使用的圖像處理器模組如圖4所示。視頻端口接收來自圖像傳感器的數據，將其傳送至圖像預處理模塊。這一模塊展示了底層圖像處理。在這個例子中，數據通過圖像預處理模塊后，通過FPGA至HPS (F2H)橋接被寫入到DDR存儲器中，也可以傳送至下一級，實現的效率更高。第二級是中間級處理，由各種圖像處理模塊來完成。通過HPS至FPGA (H2F)橋接讀出以前存儲在DDR存儲器中的數據，再次將其寫入到DDR存儲器中。在這個例子中，由HPS完成高級處理。
現在，讓我們了解一下用于探測設計中不同區域是否有故障的診斷功能。文中所討論的一些診斷功能能夠探測到永久故障，而有的只能探測到瞬時故障，也有的能夠探測各種故障。瞬時故障是一種出現后又消失的故障。對于這一分析，Altera應考慮實現某些功能時存儲器中出現的故障，以及實現功能時邏輯中可能出現的故障。
在應用軟件使用圖像傳感器之前，應對其進行配置，在應用程序執行過程中不斷修改配置以適應不同的光照條件。圖像傳感器對于應用操作非常關鍵，因此，建議在容錯時間間隔(FTTI)期間對其配置至少進行一次檢查。這并不一定能夠覆蓋傳感器的所有可能的故障，但是，可以管理好配置寄存器組。
汽車中使用的某些傳感器支持用戶在每一圖像幀的輔助掃描線中傳送某些配置寄存器數據。通過這一功能，用戶可以檢查每一幀的傳感器設置，不需要通過I2C接口來讀取寄存器。
展開 
重磅，紫光國微2.2億轉讓DRAM業務
公司主營業務包括存儲器設計開發及自有品牌存儲器產品的銷售，并提供相關集成電路的設計、測試服務，目前的主要產品為 DRAM存儲器芯片和模組。
公司今年一月在互動平臺上回答投資者問題，針對投資者關于公司DDR4存儲器芯片相比DDR3優勢的詢問回復說：“DDR4與DDR3相比，單條容量有很大提高，可以實現較高的容量。另外，頻率和帶寬都有明顯提高。工藝的提高也會降低工作電壓，有利于更低的功耗。
同時，關于公司在國內業界、排名情況，紫光國芯介紹，公司的DRAM芯片設計技術處于世界先進水平，國內稀缺，但目前產品產量很小，市場份額不大。”
至于公司的營收水平，根據公告顯示，在2017年，紫光國芯收入3.428億人民幣，虧損1200多萬。而在今年前七個月，公司營取得了3.273億元的收入，虧損了接近六百萬。
紫光國芯的營收數據
紫光國微的獨立董事表示：“公司將全資子公司西安紫光國芯半導體有限公司（以下簡稱“西安紫光國芯”）100%股權轉讓給紫光集團下屬全資子公司北京紫光存儲科技有限公司的關聯交易事項，屬于公司對現有業務的調整，有利于減輕上市公司資金投入壓力，改善財務狀況，提升盈利能力，符合公司發展戰略；同時，可以保障西安紫光國芯的資金需求，促進其研發項目的順利推進及業務的健康發展。”
北京紫光存儲是紫光旗下專門從事存儲業務的企業，這次接受了紫光國芯的DRAM業務，能夠集中精力的開拓國內的存儲業務。
但我們也應該看到，無論是對紫光存儲還是紫光國芯來說，在DRAM上面的推薦依然嚴峻。
和NAND Flash一樣，國內的DRAM之前也近乎一片空白，目前雖然有合肥長鑫、晉華集成和紫光在這方年投入。但可以看到，三星、美光和海力士已經占據了全球96%的DRAM芯片市場份額。
展開 【知識分享】0歐電阻、電感、磁珠單點接地時有什么區別？
磁珠用來吸收超高頻信號，象一些RF電路，PLL，振蕩電路，含超高頻存儲器電路（DDR，SDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種儲能元件，用在LC振蕩電路、中低頻的濾波電路等，其應用頻率范圍很少超過50MHz。
在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同罷了。
|本文轉載自網絡，如涉及作品內容、版權和其它問題，請于聯系工作人員微（biyao3798），我們將在第一時間和您對接刪除處理!
【干貨解析】0歐電阻、電感、磁珠單點接地時有什么區別？
磁珠用來吸收超高頻信號，象一些RF電路，PLL，振蕩電路，含超高頻存儲器電路（DDR，SDRAM，RAMBUS等）都需要在電源輸入部分加磁珠，而電感是一種儲能元件，用在LC振蕩電路、中低頻的濾波電路等，其應用頻率范圍很少超過50MHz。
在電路功能上，磁珠和電感是原理相同的，只是頻率特性不同罷了。
|本文轉載自網絡，如涉及作品內容、版權和其它問題，請于聯系工作人員微（biyao3798），我們將在第一時間和您對接刪除處理!
紫光國微：公司DRAM芯片與三星還有很大差距
紫光國微DDR4存儲芯片將于今年底推向市場，隨著時間越來越近，其存儲芯片的相關消息亦備受關注。
今年7月，三星電子宣布推出8Gb LPDDR5 DRAM 。紫光國微作為國內少數幾家存儲器芯片設計企業之一，有投資者在全景網投資者關系互動平臺上問及，三星8Gb LPDDR5 DRAM的推出是否會對紫光國微造成影響。
紫光國微9月17日表示，本公司的DRAM芯片與三星等國際知名企業還是有很大差距，我們還處于學習和追趕的過程中。一段時間內，DDR4仍將是市場上的主流產品，短時間不會有太大影響。
近年來紫光國微在DRAM存儲器芯片產品方面加大投入，目前其DRAM存儲器芯片及相關內存模組產品已形成完整的系列，新開發的DDR4及LPDDR4等產品的開發進展順利，質量認證和優化設計穩步推進中，預計于今年底前完成研發并推向市場。
不過，DDR4的量產似乎成了紫光國微的難點。
9月初，紫光國微在互動平臺上表示，公司的DRAM存儲器芯片已具備世界主流設計水平，但由于需要委托代工廠生產制造，而國內相關產業配套缺乏，DDR4的專業代工廠稀缺，產能無法保障，產品銷量不大，產品主要用于國產服務器及計算機等消費電子領域。
值得一提的是，針對紫光國微提及的“產能無法保障”，日前有投資者問及國內合肥長鑫已正式投片8Gb LPDDR4，其產能是否適合紫光國微的DDR4。
對此，紫光國微表示，合肥長鑫投片的產品LPDDR4是公司開發的DDR4中的一種，但投片后會生產出工程樣片，順利的情況下，到實現正式批量生產，甚至試產都還需要不短的時間，短時間內無法為本公司提供產能。
展開 Ansys DDR Plus：效率提升5倍以上，開啟SI仿真全自動化時代
從 PCB 到 Sign-off，端到端全自動 DDR 驗證平臺。以流程自動化為核心，大幅加速仿真設置、規避常見錯誤、高效調度仿真任務，并輸出全面且高價值的仿真結果。
信號完整性（SI）對于高速電子設計十分關鍵，可確保高速數據和雙倍數據速率（DDR）存儲器接口實現準確可靠的傳輸。隨著人工智能、高性能計算、云服務器與智能終端持續發展，DDR內存接口正朝著更高速率、更高帶寬和更嚴苛可靠性的方向發展。從DDR5到LPDDR5X，再到未來更高規格標準，設計復雜度正呈指數級增長。對于企業而言，DDR已不只是硬件連接的一部分，更是決定系統性能與穩定性的關鍵環節。與此同時，SI驗證的重要性也被推向前所未有的高度。
然而，DDR高速設計的挑戰并不只來自技術本身。隨著速率提升，單位時間窗口持續縮小，微小的反射、串擾、抖動甚至電源噪聲，都可能直接影響系統穩定性。與此同時，多通道、多Rank、多顆粒的復雜拓撲，以及更高精度的建模需求，使得DDR仿真從單點驗證升級為系統級工程。工程團隊不僅需要更精準的仿真能力，也迫切需要更高效、更穩定的驗證流程。
但現實中，許多企業的DDR仿真流程依然高度依賴人工操作：手動識別網絡、逐項配置參數、串聯多個工具完成建模與求解，再通過人工整理結果并對照規范完成Sign-off。流程復雜、耗時長、出錯率高，導致大量工程時間消耗在重復性工作中，而非真正的設計優化。隨著項目節奏不斷加快，這種傳統模式已逐漸成為產品開發效率的瓶頸。
而理想的DDR仿真工具，應該具備的不只是高精度求解能力，更應覆蓋從前處理到后處理的完整自動化閉環：能夠智能識別DDR協議通道，一鍵完成仿真建模，自動生成分析指標，并依據行業標準快速完成結果判定與報告輸出。換句話說，未來的DDR驗證平臺，不應只是“仿真工具”，而應成為提升工程效率的自動化基礎設施。
展開 性能VS功耗 | Ansys助力HARMAN加速提升汽車網聯技術性能
電氣化和自動駕駛的轉變趨勢，對原始設備制造商（OEM）提出了更多的要求，以平衡功耗與車輛性能，而這就需要更快的數據傳輸速率、高速數字接口和新一代存儲器。這就是DDR5的用武之地，它是一種功耗更低、支持更高數據速率的同步動態隨機存取存儲器。DDR5能夠提升新一代移動應用程序和其它汽車應用程序（Apps）的性能和效率，從而顯著改進5G、人工智能（AI）以及攝像頭和顯示技術。
在HARMAN的座艙環境中實施DDR5是一項復雜的任務，因此在沒有信號完整性（SI）仿真的情況下，很難對布局充滿信心，而這主要是由于高速傳輸速率和所涉及的SI約束的復雜性。極高的數據速率加上設計不良的電路板會產生不必要的干擾，這可能會導致數據傳輸完全中斷，最終發生故障。為了避免這種情況，Gitzinger和團隊使用Ansys HFSS仿真軟件來對控制器設計進行仿真，包括從主處理器（也稱為片上系統，SoC）到存儲器的各個方面。利用性能數據，他們可以通過仿真驗證設計，同時滿足全球電子標準機構JEDEC和其他監管機構的要求。
眼圖是信號質量的指標，模擬信號的完整性。將結果與JEDEC定義的眼圖模板進行比較，眼圖有助于預測性能并識別可能的問題來源，如串擾，抖動和阻抗匹配。在PCB構建之前糾正潛在問題，切實節省了開發交付周期和資金
Gitzinger表示：“我們在產品中集成的每一代SoC都能提供更高的性能，而且與座艙控制器的功耗水平大致相同。我們可以在不影響車輛續航里程的情況下獲得更高的速度和更多的數據。諸如Ansys HFSS這樣的工具，使我們能夠通過優化設計來不斷擴展性能目標，并幫助消除流程中耗時的設計返工。”
展開 強悍的A64FX為Arm服務器打了一針強心劑
支持16個DDR3-1600存儲控制器，可提供204.8GB/s訪存帶寬。最大功耗100W。
據悉，在ARMv8指令集兼容的現有產品中，FT-2000在單核計算能力、單芯片并行性能、單芯片cache一致性規模、訪存帶寬等指標上處于國際先進水平。其自定義的擴展接口不但可以用來擴展緩存容量和存儲能力，還可以用來外接FPGA等加速器類專用芯片，實現異構計算。
雖然沒有公開，但業界普遍認為，“天河三號”采用的處理器應該就是FT-2000 Plus。這款CPU是FT-2000的后繼產品。有信息顯示，FT-2000 Plus采用16nm制程。
相對于FT-2000，FT-2000 Plus首要任務就是提升集成度，以便于整機設計，其由支持可擴展DDR3存儲控制器改為片內集成DDR4內存控制器，再加上使用了臺積電16nm制造工藝，主頻最高可穩定在2.4GHz，使FT-2000 Plus相對于FT-2000還是有不小的性能提升，能夠滿足高端服務器和超算主控CPU的性能要求。雖然FT-2000 Plus在單核性能上和Intel還存在一定差距，但在多核性能上，已經達到Intel服務器CPU E5 主流產品的水平。
華芯通
今年5月，華芯通在數博會的“Arm服務器產業生態高峰論壇”上正式發布了其高性能服務器CPU品牌“昇龍”。華芯通首款“昇龍”處理器采用10nm制程工藝，最多48核，ARM V8架構，內置國密密碼模塊和芯片級的安全基礎架構。
據悉，昇龍處理器流片回來的實測性能已達到兩顆英特爾最新主流CPU水平，其能耗卻低了50%以上。
展開 
王陽元院士：高端芯片、材料、設備自給率低依然是中國集成電路產業短板
2019年，武漢長江存儲科技有限公司開始進入小批量生產階段；2020年，在128層3D-NAND（快閃存儲器）技術上取得突破，達到國際先進水平。
合肥長鑫存儲技術有限公司在2018年進入量產階段，產品為19 nm、8 GB的第四代雙倍數據速率同步動態隨機存取存儲器（DDR4）。
3）封裝能力
中國封測企業的代表是長電科技、通富微電和天水華天，三者在世界排名中分別為第3、第6和第7。
2019年，長電科技營收額為235.3億元，在世界封測市場中的占有率為15%。
4）設備能力
部分刻蝕機、大部分離子注入機、擴散氧化和清洗設備可以由國產設備供給。
產業短板
1）高端芯片對外依存度高。
進口微處理器/控制器（占世界半導體產品市場11%）的金額從2014年的1052.2億美元增長到2019年的1437.7億美元，增加了385.5億美元，增長比例為36.6%。
進口半導體存儲器（占世界半導體產品市場26%）的金額從2014年的542.8億美元增長到2019年的947.0億美元，增加了404.2億美元，增長比例為74.5%。
2）高端材料與設備自給率較低，
在40~45 nm節點接近50%，在28 nm節點為30%，在7~14 nm節點僅為5%。
電子氣體及金屬有機物源（MO）對外依存度超過80%，化學機械拋光（CMP）的拋光液國產化率小于10%，濺射靶材大部分需要進口，用于大生產的300mm的硅片至今主要依靠進口。
展開 全面分析特斯拉機器人“超算”芯片（超越GPGPU？）
主要的相似點包括：
D1或 SPE 上運行的代碼都不能直接訪問系統內存，應用程序主要在本地 SRAM 中工作；
如果需要來自主存儲器（DDR或HBM）的數據，須使用 DMA 操作進行讀入
D1 和 Cell 的 SPE 都不支持虛擬內存。
下面將介紹計算與矩陣乘法模塊與內核的存儲。
2.2 算力核心矩陣計算單元與片內存儲
Dojo架構算力增強的核心是矩陣計算單元。矩陣計算單元與核心SRAM的數據交互構成了主要的內核數據搬運功耗。
特斯拉矩陣計算單元相應的專利如下圖。該模塊關鍵部件是一個8x8矩陣-矩陣乘法單元（圖中稱為矩陣計算器）。輸入為數據輸入陣列和權重輸入陣列，計算矩陣乘法后直接在輸出進行累加。每個Dojo核心包括4路8x8矩陣乘法單元。
特斯拉矩陣計算單元專利
由于架構圖上只有一個L1 緩存和SRAM，大膽猜測特斯拉精簡了RISC-V的緩存結構，目的是節約緩存面積并減少延遲。每個核心1.25MB的SRAM塊可以為SIMD和矩陣計算單元提供2x512位的讀（對應AI計算的權重和數據）和512位的寫帶寬，以及面向整數寄存器堆的64位讀寫能力。計算的主要數據流是從SRAM到SIMD和矩陣乘法單元。
矩陣計算單元的主要處理流程為：
通過多路選擇器（Mux）從SRAM中加載權重到權重輸入陣列（Weight input array），同時SRAM中加載數據到數據輸入陣列（Data input array）。
輸入的數據與權重在矩陣計算器（Matrix computation Unit）中進行乘法計算（內積或外積？）
乘法計算結果輸出到輸出累加（Output accumulator）中進行累加。這里計算時可以通過矩陣劃分拼接的方式進行超過8x8的矩陣計算。
展開 干貨｜降低芯片流片失敗風險的"七種武器"
存儲的問題；在UVM仿真可能發現的幾率較低，這么大數據量后才出錯，仿真這么大數據量要好幾天到幾周；
FPGA發現問題容易，有時定位問題卻很費勁，一個問題一周或者幾周也不是不可能，迭代一次按照天計算，提高定位問題速率，加速收斂，是FPGA調試的一個難點。
航海領域仿真計算全景解析
I/O 架構（極其關鍵）</h3><p>推薦架構</p><ul><li>本地 NVMe SSD（仿真計算）大容量 SATA / NAS（歸檔）高速緩存盤</li></ul><p>建議：</p><ul><li>≥ 2 × 7.68 TB NVMeRAID / 并行文件系統</li></ul><h3>典型航海仿真工作站示例</h3><p>高端航海仿真工作站</p><ul><li>CPU：雙路 AMD EPYC 9654GPU：2 × RTX 6000 Ada內存：512 GB DDR5存儲：2 × 7.68 TB NVMe + 數據盤網絡：25G / 100G（支持集群）</li></ul><h2>五、從單機到集群：航海仿真的算力升級路徑</h2><ul><li>個人研究 / 設計驗證 → 高端工作站整船多工況分析 → 多節點 CPU 集群智能航行 / 數字孿生 → GPU + CPU 混合架構</li></ul><p>趨勢明確：</p><blockquote>航海仿真正在走向 “HPC + AI + 可視化一體化平臺”</blockquote><h2>六、結語：算力正在成為航海工程的新“船體鋼材”</h2><p>在航海工程領域，誰擁有更強的仿真能力，誰就擁有：</p><ul><li>更短的設計周期更低的試驗成本更優的性能指標更強的智能化升級空間</li></ul><p>而高性能工作站與計算平臺，正是這一切的底層基礎設施。
展開 