ansys并行帶寬
關(guān)注創(chuàng)建者：王靖雯 創(chuàng)建時(shí)間：2023-03-07
ansys并行帶寬的實(shí)例教程
Achronix采用Ansys多物理場(chǎng)仿真解決方案開發(fā)并簽核其最新的現(xiàn)場(chǎng)可編程門陣列（FPGA）
主要亮點(diǎn)
Achronix利用Ansys半導(dǎo)體仿真軟件保障其最新的芯片設(shè)計(jì)，包括知識(shí)產(chǎn)權(quán)（IP）塊的熱可靠性和電源完整性等
Ansys多物理場(chǎng)仿真產(chǎn)品組合為具有高容量和可擴(kuò)展性的復(fù)雜半導(dǎo)體設(shè)計(jì)，提供綜合全面的解決方案與驗(yàn)證
高性能FPGA與嵌入式FPGA（eFPGA IP）領(lǐng)域的領(lǐng)導(dǎo)者Achronix半導(dǎo)體公司（Achronix），利用Ansys多物理場(chǎng)仿真成功簽核了其最新的FPGA，即Speedster?7t AC7t1500 FPGA。Achronix采用Ansys軟件確保其最新可編程芯片的熱可靠性與電源完整性，該芯片采用先進(jìn)的7納米（nm）芯片技術(shù)。該技術(shù)為嚴(yán)苛的工作負(fù)載提供了高帶寬性能，包括人工智能（AI）、機(jī)器學(xué)習(xí)（ML）和網(wǎng)絡(luò)基礎(chǔ)架構(gòu)。
由于高性能芯片中的功率極高，溫度控制和靈敏度對(duì)于設(shè)計(jì)能否成功至關(guān)重要。為了確保產(chǎn)品性能和安全，Achronix使用Ansys? RedHawk?和Ansys? Totem?驗(yàn)證芯片IP塊的電源完整性與熱可靠性，同時(shí)利用Ansys? Pathfinder?分析靜電放電（ESD）電路。
Achronix利用Ansys多物理場(chǎng)仿真成功簽核了其最新的現(xiàn)場(chǎng)可編程門陣列 (FPGA)， Speedster?7t AC7t1500 FPGA（圖片來源：Achronix）
Achronix硬件工程副總裁Chris Pelosi表示：“采用7納米芯片工藝技術(shù)，可提升我們的設(shè)備性能，但也增加了對(duì)多物理場(chǎng)驗(yàn)證的需求。
展開 對(duì)于接觸類非線性問題，搜索接觸單元及其計(jì)算過程都耗費(fèi)大量的時(shí)間，在沒有超級(jí)計(jì)算機(jī)的情況下，做一個(gè)大型的像沖壓類的接觸分析需要成月的計(jì)算，而并行計(jì)算可以將大型的問題離散成幾個(gè)相關(guān)的部分，每一部分都分別同時(shí)計(jì)算，這樣就會(huì)大大減少求解時(shí)間。
所以請(qǐng)各位ansys這方面的專家和愛好者多多參與進(jìn)來，進(jìn)行討論。
復(fù)雜的結(jié)構(gòu)分析、流體分析通常需要較長的計(jì)算時(shí)間，利用ANSYS
Workbench的并行求解功能，可以充分發(fā)揮計(jì)算機(jī)的性能，將仿真分析的求解時(shí)間大大縮短。
1.以一個(gè)靜力分析系統(tǒng)為例（如下圖）
2.雙擊上圖中靜力分析系統(tǒng)中的 Model，啟動(dòng)分析界面如下圖
3.依次點(diǎn)擊主菜單的 Tools > Solve Process Settings，出現(xiàn)如下對(duì)話框
4.點(diǎn)擊上圖中的
Advanced
按鈕，在彈出的下圖對(duì)話框中，即可對(duì)并行計(jì)算的CPU數(shù)量、GPU加速情況進(jìn)行設(shè)置。Workbench默認(rèn)采用2核并行計(jì)算，可根據(jù)本地計(jì)算機(jī)的CPU配置進(jìn)行設(shè)置，GPU加速需要符合ANSYS要求的硬件（顯卡）支持。
展開 （10061）
Connect on sock failed,exhaused all end points
unable to connect to
sock error error=-1
存在網(wǎng)絡(luò)時(shí)，并行不會(huì)出錯(cuò)，無網(wǎng)絡(luò)時(shí)，出現(xiàn)上述錯(cuò)誤。原因是并行的mpich沒有進(jìn)行注冊(cè)。
找到安裝mpich的文件夾下的bin文件夾下，運(yùn)行MPIRegister.exe或是wmpiregister.exe程序(根據(jù)各個(gè)版本而不同)，注冊(cè)一下用戶名和密碼，本機(jī)的登錄密碼。就可以在無網(wǎng)絡(luò)的情況下使用ANSYS了.
更深層次的原因是，在安裝時(shí)沒有進(jìn)行MPI并行庫的安裝，如果有網(wǎng)的情況下，ansys自動(dòng)選擇HP-MPI，這個(gè)雖然會(huì)提示no cached password orpassword provided，但不影響使用。
但在斷網(wǎng)的情況下，默認(rèn)的是intel-MPI，這個(gè)庫最大的特點(diǎn)是需要注冊(cè)，并保存密碼，所以不經(jīng)過這步是沒法使用的。
當(dāng)然如果自己指定采用HP-MPI并行，應(yīng)該不用進(jìn)行注冊(cè)的操作，事實(shí)證明確實(shí)如此。
至此，該問題完全搞清楚！
展開 ANSYS高速串并行總線高精度建模與自動(dòng)化分析
培訓(xùn)背景
隨著信號(hào)傳輸速率的提高，電子設(shè)備中的串并行總線信號(hào)越來越多。這些高速GHz信號(hào)具有傳輸距離遠(yuǎn)、容量大、布線方便的優(yōu)點(diǎn)等諸多優(yōu)點(diǎn)，然而在應(yīng)用中也存在高速信號(hào)完整性問題。 在電路設(shè)計(jì)層面上，高速信號(hào)電路面臨復(fù)雜的時(shí)序、眼圖、抖動(dòng)等指標(biāo)，以及嚴(yán)重的碼間干擾（ISI）問題。而傳輸線、過孔等結(jié)構(gòu)等在高頻信號(hào)下的趨膚深度等高頻特性也都極大影響系統(tǒng)性能
ANSYS是業(yè)界領(lǐng)先的CAE仿真軟件供應(yīng)商，其針對(duì)高速串并行鏈路的設(shè)計(jì)需求和挑戰(zhàn)，提供了完整的設(shè)計(jì)流程和方案。可以幫助設(shè)計(jì)者完成從傳輸線、過孔建模，全波電磁仿真，系統(tǒng)鏈路分析等仿真設(shè)計(jì)。其中，HFSS作為全波電磁仿真的黃金工具，在業(yè)界一直廣受推崇，其提供了高效高精度的電磁場(chǎng)算法，而最新版本中集成的HFSS 3D Layout功能，為工程師提供了更加熟悉的EDA設(shè)計(jì)環(huán)境，可以快速高效的分析各類高速信號(hào)設(shè)計(jì)問題。
本次培訓(xùn)主要針對(duì)PCB硬件、Layout及SI工程師，內(nèi)容包括高速串并行鏈路的仿真方法和手段，為提升相關(guān)科技工作者的技術(shù)水平，普及ANSYS軟件高級(jí)功能。因此，ANSYS公司特開辦“ANSYS高速串并行總線高精度建模與自動(dòng)化分析”。
培訓(xùn)合格者發(fā)放ANSYS技術(shù)培訓(xùn)認(rèn)證證書。
展開 
ansys并行帶寬的相關(guān)專題、標(biāo)簽、搜索
ansys并行帶寬的最新內(nèi)容
Slurm（Simple Linux Utilities for Resource Management）是一款集群資源管理及作業(yè)調(diào)度系統(tǒng)，適用于Linux集群環(huán)境。目前Slurm作為一款免費(fèi)且開源的軟件，被全世界很多超算中心，研發(fā)企業(yè)、實(shí)驗(yàn)室及大學(xué)部署并使用。在 TOP500 排名前 10 的HPC系統(tǒng)中，有超過半數(shù)是使用Slurm來執(zhí)行工作負(fù)載管理工作。
目前，Ansys
Achronix采用Ansys多物理場(chǎng)仿真解決方案開發(fā)并簽核其最新的現(xiàn)場(chǎng)可編程門陣列（FPGA）
主要亮點(diǎn)
Achronix利用Ansys半導(dǎo)體仿真軟件保障其最新的芯片設(shè)計(jì)，包括知識(shí)產(chǎn)權(quán)（IP）塊的熱可靠性和電源完整性等
Ansys多物理場(chǎng)仿真產(chǎn)品組合為具有高容量和可擴(kuò)展性的復(fù)雜半導(dǎo)體設(shè)計(jì)，提供綜合全面的解決方案與驗(yàn)證
本期是ANSYS Mechanical 2022 功能更新之單元、接觸、斷裂力學(xué)、并行計(jì)算。
文末領(lǐng)取學(xué)習(xí)資料
下面我們看看具體的更新內(nèi)容：
一、單元部分
增強(qiáng)單元性能加強(qiáng)
面增強(qiáng)單元的彎曲剛度
使用單軸剛度單元進(jìn)行反向求解
耦合單元的增強(qiáng)
運(yùn)動(dòng)副單元增強(qiáng)
二、接觸部分
在ANSYS WB計(jì)算時(shí)，很多人都想把電腦的設(shè)置發(fā)揮大最佳以獲得最短的計(jì)算時(shí)間，本文基于ANSYS2019R2版本，給大家介紹部分并行計(jì)算的設(shè)置，以發(fā)揮電腦的最大性能
1.WB主界面Tools中option的設(shè)置
（1）選擇左側(cè)的solution process，在Default Execution Mode下拉菜單選擇Parallel。
ANSYS高速串并行總線高精度建模與自動(dòng)化分析
培訓(xùn)背景
隨著信號(hào)傳輸速率的提高，電子設(shè)備中的串并行總線信號(hào)越來越多。這些高速GHz信號(hào)具有傳輸距離遠(yuǎn)、容量大、布線方便的優(yōu)點(diǎn)等諸多優(yōu)點(diǎn)，然而在應(yīng)用中也存在高速信號(hào)完整性問題。 在電路設(shè)計(jì)層面上，高速信號(hào)電路面臨復(fù)雜的時(shí)序、眼圖、抖動(dòng)等指標(biāo)，以及嚴(yán)重的碼間干擾（ISI）問題。而傳輸線、過孔等結(jié)構(gòu)等在高頻信號(hào)下的趨膚深度等高頻特性也都極大影響系統(tǒng)性能
首先，ANSYS的大部分設(shè)置都可以Tools——options里設(shè)置：
Beta Options設(shè)置：測(cè)試模式，如果在單擊Appearrance,勾選Beta Options模式，則會(huì)在軟件中顯示一些還處于測(cè)試階段的功能，默認(rèn)是被隱藏的，顯示后會(huì)在該功能模塊后添加（Beta）。
regional and language options：軟件語言設(shè)置，
復(fù)雜的結(jié)構(gòu)分析、流體分析通常需要較長的計(jì)算時(shí)間，利用ANSYS
Workbench的并行求解功能，可以充分發(fā)揮計(jì)算機(jī)的性能，將仿真分析的求解時(shí)間大大縮短。
1.以一個(gè)靜力分析系統(tǒng)為例（如下圖）
2.雙擊上圖中靜力分析系統(tǒng)中的 Model，啟動(dòng)分析界面如下圖
3.依次點(diǎn)擊主菜單的 Tools > Solve Process Settings，出現(xiàn)如下對(duì)話框
4.點(diǎn)擊上圖中的
高速串并行總線高精度建模與自動(dòng)化分析，時(shí)間：10月24日到25日， 地點(diǎn)：ANSYS 深圳辦公室，注冊(cè)鏈接：https://www.cvent.com/events/-/registration-540ab76d9f6c4a62a0a7563b355eb54f.aspx?fqp=true
Error while connecting to host,由于目標(biāo)計(jì)算機(jī)積極拒絕，無法連接。（10061）
Connect on sock failed,exhaused all end points
unable to connect to
sock error error=-1
存在網(wǎng)絡(luò)時(shí)，并行不會(huì)出錯(cuò)，無網(wǎng)絡(luò)時(shí)，出現(xiàn)上述錯(cuò)誤。原因是并行的mpich
對(duì)于接觸類非線性問題，搜索接觸單元及其計(jì)算過程都耗費(fèi)大量的時(shí)間，在沒有超級(jí)計(jì)算機(jī)的情況下，做一個(gè)大型的像沖壓類的接觸分析需要成月的計(jì)算，而并行計(jì)算可以將大型的問題離散成幾個(gè)相關(guān)的部分，每一部分都分別同時(shí)計(jì)算，這樣就會(huì)大大減少求解時(shí)間。
所以請(qǐng)各位ansys這方面的專家和愛好者多多參與進(jìn)來，進(jìn)行討論。
