異質集成電路的案例
毛軍發院士：半導體異質集成電路的現狀與挑戰
正因為這些特色，所以
異質集成的優點很突出：
實現強大的復雜功能、優異的綜合性能，突破單一半導體工藝的性能極限；
靈活性大，可靠性高，研發周期短，成本低；
3維集成可以實現小型化、輕質化；
對半導體設備要求相對比較低，不受EUV光刻機限制，因此是“超越摩爾定律”的重要路線之一。
圖2|毫米波收發前端系統
1.2 毫米波異質集成電路
在半導體異質集成電路中有種特殊的集成電路：毫米波異質集成電路。毫米波是從30～300GHz的波段，帶寬很寬，而且器件小型化，所以也是國際上半導體異質集成電路發展的重點方向。
現在對異質集成電路需求迫切，主要有3個原因：
從5G、6G到航天導航、無人駕駛、智能裝備、物聯網等都需要毫米波技術；
毫米波系統包括數字電路、模擬電路、射頻微波電路，所以對于異質集成的需求更加迫切；
毫米波異質所面臨的挑戰和問題更為嚴峻和復雜：因為頻率高，具有分布式參數，從“路”向場演變，設計更加困難；波長短，模塊之間的間距只有微米量級，集成度高，對工藝要求更加精細；有電磁寄生效應，耦合緊密，測試更加復雜。
研究半導體異質集成的科學意義也是很顯著的。可以通過集成電路從目前單一同質工藝向多種異質工藝集成方向發展，從目前2維平面集成向3維立集成方向發展，從Top-Down（自頂向下）到Bottom-Up（自底向上）發展。
展開 集成電路 | 華中科技大學成立未來技術學院和集成電路學院
目前，全國僅有清華大學、北京大學和華中科技大學三家同時獲批未來技術學院和國家集成電路產教融合創新平臺。
- END -
上海交通大學校友會集成電路分會：讓集成電路推動人工智能健康發展
9月1日下午，上海交通大學校友會集成電路分會成立大會暨集成電路助力人工智能產業化高峰論壇活動在徐匯校區文治堂舉行。上海交通大學黨委常委、副校長張安勝，集成電路產業及相關領域校友，智慧汽車領域、智慧醫療領域等代表共同出席本次會議，共繪上海交大集成電路產業新藍圖。
本次成立大會由上海交大電子工程專業本科1984屆校友郭揚主持，籌備組代表唐德明介紹了集成電路分會的籌建情況，校友葛群宣讀《上海交大校友會集成電路分會章程》要點，上海交通大學校友總會辦公室主任冒巍巍宣讀《上海交大校友會集成電路分會理事會組成人員建議名單》，該名單獲得全場一致通過。上海交通大學副校長張安勝為本次成立大會致辭。
上海交大電子工程專業本科1984屆校友 郭揚
文治資本創始合伙人 唐德明
新思科技中國董事長兼全球副總裁 葛群
上海交通大學校友總會辦公室主任 冒巍巍
張安勝指出，在國家自然科學基金項目數和經費數已經連續九年全國第一的基礎上，上海交大緊鑼密鼓的進行各項產學項目：如即將開展的李政道研究所實驗樓建設啟動會；與騰訊達成戰略合作；國家海洋局第二海洋研究所共建海洋學院、極地深海技術研究院；與復星簽約，共同助力高校科研成果轉化等。此外據張安勝表示，今天成立的集成電路行業分會是上海交大行業校友組織成立儀式中規模最大的一次。該分會積極相應國家和民眾的集成電路發展呼聲，不僅加強了業內校友之間的聯系合作，還為集成電路產業不斷輸送高質量人才。
上海交通大學副校長 張安勝
會上，芯原創始人、董事長兼總裁戴偉民當選為上海交大校友會集成電路分會首任會長，戴偉民表示：近年來，國內集成電路產業正處于快速發展的階段，集成電路分會的成立有利于促進活躍在集成電路相關領域的校友間交流。
展開 中國集成電路設計業2017年會暨北京集成電路產業創新發展高峰論壇
“中國集成電路設計業2017年會暨北京集成電路產業創新發展高峰論壇”于2017年11月16日-17日在北京稻香湖景酒店隆重召開。歡迎光臨ANSYS 27號展位技術交流、現場抽獎。
用于光子集成電路的集成微透鏡和光柵耦合器
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
一、概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章Lumerical 針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
第 2 步：使用 Zemax 進行宏觀設計（“OUT”方向）
步驟 1 中的 .zbf 文件被導入 OpticStudio 中，用于將光進一步傳播到光學系統中。
展開 基于集成電路的橋式可逆斬波電路
基于集成電路的橋式可逆斬波電路.doc
Ansys Lumerical | 用于光子集成電路的集成微透鏡和光柵耦合器
附件下載
聯系工作人員獲取附件
本文介紹了一種用于光子集成電路光纖-波導耦合系統的多尺度仿真工作流程。光與光柵耦合器在微觀上的相互作用使用 Ansys Lumerical 進行仿真，而 Ansys Zemax OpticStudio 則用于宏觀傳播和公差分析。此示例的工作流由四個步驟組成。前兩個步驟模擬了光從光柵耦合器傳播到光纖（“出”方向），而后兩個步驟模擬了光從光纖傳播到光柵耦合器（“入”方向）。分析了兩個方向對系統損耗的貢獻，以及對光纖橫向偏移的公差分析。
概述
由于模式失配以及對光纖和波導之間的錯位高度敏感，高效的光纖-波導耦合器設計非常具有挑戰性。為了應對這一挑戰，復雜的耦合器設計涉及光與微觀及宏觀結構相互作用。在不同尺度級別上對這些復雜的相互作用進行仿真和優化對于耦合器的設計至關重要。在本文中，我們介紹了一種多尺度的仿真工作流，利用 Ansys Lumerical 和 Ansys Zemax OpticStudio 之間的互操作性來設計耦合器。在可以解決高效耦合器設計挑戰的各種耦合機制中，我們提出了一種帶有光柵耦合器的解決方案，其中在光柵上方添加微透鏡以提高光纖對準的公差。工作流劃分如下：
第 1 步：使用 Lumerical 進行微觀設計（“OUT”方向）
對于設計的起點，假設我們有一個經過優化的光柵。有關如何優化光柵以實現波導與光纖耦合的更多詳細信息，請參閱文章 Ansys Lumerical｜針對 Grating coupler 的仿真分析方法。
Ansys Lumerical 的 FDTD 求解器用于計算光柵輸出端的電場。然后將結果導出到 .zbf 文件中。
展開 復旦大學Nano Letters：集成晶格匹配Ⅱ型Se/n-Si異質結基高性能硅兼容大面積紫外-可見
光電性能示意圖
（a）分別在350 nm (1.12 mW cm-2), 500 nm (1.52 mW cm-2) 和600 nm (0.84 mW cm-2)的光強下以及暗處的I-V曲線
（b）制備的Se/Si p-n異質結光電探測器在500 nm (1.52 mW cm-2)光強下，分別在-2V和0V下的I-t曲線
（c）在-2V偏壓下Se/Si光電探測器對3 Hz 355 nm的激光脈沖的光響應（插圖：測試電路原理圖）
（d）在（c）圖中的單一周期脈沖響應
（e）計算得出的Se/Si p-n異質結光電探測器的響應率和探測率
（f）Se/Si p-n異質結光電探測器的EQE曲線
圖4.亞微米Se晶體的光學性能及Se/n-Si異質結的光伏效應
（a）亞微米Se晶體的吸收曲線和測得的光學帶隙
（b）Se/n-Si異質結的能帶結構圖
（c）在-2V偏壓下，500 nm光強下光電流與光密度的關系（插圖：該光強下光電流的變化）
（d）在-2V偏壓下，700 nm光強下光電流與光密度的關系（插圖：該光強下光電流的變化）
【結論與展望】
文章提出并開發了一種金誘導的NH4Cl輔助的基于蒸氣的途徑，以在n型摻雜的Si（111）晶片上外延生長垂直排列的亞微米Se晶體。然后，基于集成的具有晶格匹配和II型能帶匹配的Se/n-Si p-n異質結構建了大面積硅兼容的紫外-可見光檢測器。高質量的p-n異質結和單晶p型和n型材料有效地保證了器件的高性能。
展開 飛針測試集成電路
飛針測試是目前電氣測試一些主要問題的最新解決辦法。它用探針來取代針床，使用多個由馬達驅動的、能夠快速移動的電氣探針同器件的引腳進行接觸并進行電氣測量。
PCB板在生產過程中，難免因外在因素而造成短路、斷路及漏電等電性上的瑕疵，再加上PCB線路板不斷朝高密度、細間距及多層次的演進，若未能及時將不良板篩檢出來，而任其流入制程中，勢必會造成更多的成本浪費，因此除了制程控制的改善外，提高測試的技術也是可以為PCB板制造者提供降低報廢率及提升產品良率的解決方案。
電性測試的方法有：專用型(Dedicated)、泛用型(UniversalGrid)、飛針型(FlyingProbe)、非接觸電子束(E-Beam)、導電布(膠)、電容式(Capacity)及刷測(ATG-SCANMAN)，其中常使用的設備有三種，分別是專用測試機(PCB自動通用測試機)、高品質泛用測試機及飛針測試機。
飛針測試和測試架有什么區別？各自的優勢是什么？
飛針測試：是利用4支探針對線路板進行高壓絕緣和低阻值導通測試（測試線路的開路和短路）而不需要做測試治具，直接裝PCB板運行測試程序即可測試極為方便，節約了測試成本，減去了制作測試架的時間，提高了出貨的效率，適合測試小批量及樣板。
而測試架，是針對量產的PCB板進行通斷測試而做的專門的測試夾具，制作成本較高，但測試效率較好，返單不收費。
首先，在測試技術的適用目的方面，飛針測試是目前適合使用于小量產及樣品的電性測試設備，但是若要運用于中大量產時，則由于測速慢以及設備價格昂貴，將會使得測試成本大幅提高，而泛用型及專用型無論是用于何種層級的PCB板子，只要產量達到一定的數量，測試成本均可達到規模經濟的標淮，而且約只占售價的2~4%，這也是為何泛用型及專用型為目前量產型的測試機種的主要原因。
飛針測試的工作原理
展開 集成電路器件與設計的橋梁
主要研究方向為模擬射頻集成電路：適用于5/6G毫米波通信的相控陣收發機芯片、鎖相環PLL芯片、毫米波功率放大器芯片、77GHz FMCW 雷達芯片、高速有線通信芯片、新型MoS2芯片設計等。
集成電路通常采用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，制作在半導體襯底中。無論新型的二維芯片還是目前傳統的硅工藝芯片，其芯片的設計的主要目的仍然是實現特定的功能。從集成電路器件到芯片的設計中間的橋梁就是定制的模型和特定的拓撲結構。
本次以目前兩個熱門的題目為例說明，首先新型的神經網絡芯片。基于傳統的硅工藝神經網絡芯片需要大量的乘法和加法單元實現卷積的運算，如何實現低功耗高速的卷積運算是其中的核心問題，此外神經網絡的輸入通常為傳感器的數據。傳感器芯片和神經網絡芯片之間通常需要接口，大量的數據通過接口傳遞會消耗大量的功耗和芯片的面積。實現傳感和神經運算的結合是未來發展的重要方向，也是擬神經計算的關鍵。二維器件具有光、電、磁、氣體等感應，基于二維器件實現傳感是較為容易，但是基于二維的器件實現神經網絡運算并不簡單。相比于基于二維神經單元，通過軟件實現神經網絡而言，二維芯片實現神經網絡并且集成前向傳播網絡芯片更具應用價值。如何實現？首先是器件的建模，器件的建模打破了傳統二維芯片通過實驗迭代的方式優化電路，而是通過仿真不斷優化器件，從而實現快速高質量電路。
對于目前的5G和6G通信，毫米波芯片是傳輸的關鍵。對于毫米波電路而言，最為困難仍然是器件建模，隨著頻率的升高，傳統的模型已經無法支撐高頻電路的設計。
展開 先進集成電路技術展望
該定律描述了集成電路的發展趨勢：從性價比的角度，集成電路芯片上可容納元器件的數目，約每隔2年翻一番，電路性能也將提升一倍，而價格下降一半。簡而言之，即通過縮小集成電路元器件的面積，在相同尺寸的晶圓上制造出更多的電路和芯片，從而達到降低成本和提升性能的目的。在高κ金屬柵、應變硅、鰭式場效應晶體管（Fin Field-Effect Transistor, FinFET）等新材料和新器件結構技術的支撐下，摩爾定律延續了近60年，集成電路也進入到5 nm技術節點，并向著3 nm節點邁進。
集成電路沿摩爾定律發展終將面臨器件尺寸無法持續縮小的問題。特別是在引入FinFET技術之后，更為復雜的器件結構使得集成電路的制造難度大幅提高、良率明顯下降，導致制造和設計成本大幅攀升，給產品研發帶來風險。這也成為限制集成電路發展的重要因素之一。此外，集成電路制造涉及的設備、材料等方面正在逼近物理極限，電路性能逐漸觸及瓶頸。因此，探索引領集成電路走出尺寸縮小困境的技術路徑在實際生產和學術研究等方面都具有非常深遠的意義。近年來，一系列新工藝、新材料、新技術的引入為集成電路的發展注入了活力，例如三維集成、芯粒（Chiplet）、類腦芯片等技術，使集成電路在更多維度上取得了令人耳目一新的進展，形成了新的發展路徑、應用方式、使用場景，進入了“后摩爾時代”。
中國是集成電路需求和生產大國，2021年集成電路進口量為6354.8億塊，其中凈進口量（進口量?出口量）超3240億塊。集成電路產業已成為國民經濟和社會發展的戰略性、基礎性和先導性產業，在國家政策的大力支持下，近些年中國大陸集成電路企業在設計、制造、封裝、測試、材料、設備等環節都取得了長足進步，與國外及中國臺灣地區先進水平的差距正在逐步縮小。
展開 
國產EDA扎堆、異構集成刷屏，世界半導體大會干貨合集！
中國科學院院士、上海交通大學黨委常委、副校長毛軍發同樣在主題演講中提到EDA落后的原因：一方面是研究算法較多，但很零散，沒有規劃、集成，沒有形成能力；另一方面，大型軟件工程能力較弱，經驗較少，用戶不愿用國產軟件，形成惡性循環。
毛軍發院士也分享了其項目組的研究成果，比如研發國內第一款具有自主知識產權的電磁-熱-應力耦合多物理層仿真軟件，合作研制出首套系列國產射頻EDA商用軟件，包括48款國產射頻EDA商用軟件工具、500種高精度PDK模型，與中芯國際工藝兼容的集成無源器件IP庫已量產3.5億顆，基本實現無源集成電路EDA工具自主可控。
06
.
異質集成趨熱，未來屬于chiplet
毛軍發院士認為：“摩爾定律面臨極限挑戰，轉折點臨近，半導體異質集成將為集成電路變道超車發展提供歷史機遇。”
單一半導體工藝集成電路存在局限性，而異質集成電路采用系統設計理念，融合不同半導體材料、工藝、元器件或芯片優點，應用chiplet、集成無源器件等新技術，通過采用2.5D或3D高密度結構，實現復雜功能和優質的綜合性能。
同時，異質集成電路具有靈活性大、可靠性高、研發周期短、成本低、小型化輕質化等特點，且對半導體設備要求低，不受EUV光刻機限制。
美國非常重視異質集成這一方向，此外日本、韓國、新加坡及我國臺灣地區均有異質集成相關研究計劃。面向chiplet方向，英特爾、三星都發布了3D封裝集成研究進展。
▲英特爾、三星的3D封裝集成研發進展
臺積電也將封裝技術的重心逐漸從后端封裝廠移到前端半導體代工廠。臺積電在主推SoIC，采用最先進封裝互聯技術為3D Fabric，芯片之間的IO間距可以小到1μm左右。
展開 數字電路集成設計
答： 集成電路制造，芯片面積是第一要素部分元器件尺寸受限，是無法集成的，最明顯的是電容和電感以常用的220V耐壓的電解電容為例，要想在集成電路里實現220V的耐壓、容值幾十uF的電容，工藝成本本身就會很高，因為，集成電路里面的電容一般耐壓都小于5V，目前還沒有公司能集成220V耐壓電容的，而且在同等面積下，耐壓和電容值成反比的。所以，要想做出這么大的電容，不僅需要非常好的工藝水平，還得需要很大的芯片面積，可能比本身電路面積大很多倍，比起單獨做個電解電容，成本那可就高了不少，這顯然是沒事虧錢的行為。 一個顯而易見的問題，集成電路發展這么多年，原來大個的電解電容還是那么大個。。。 第二，部分功率器件受電流、散熱等方面影響，無法集成，比如說大功率的三極管或MOS管，本身就很燙了，還需要加散熱器的，你還要把他往一塊集成，指甲蓋都不夠的地方越來越燙，散熱搞不定，電路根本就沒辦法穩定工作，還隨時有燒掉的風險。。。。總結一句話：集成還是不集成，那是成本的考慮~~
展開 干貨 | 集成電路技術簡介
集成電路產值僅次于上海，淺談無錫集成電路產業現狀！
4.北方華創/三安光電/斯達半導/韋爾股份/聞泰科技/新潔能...等企業榮登2021福布5.斯中國最具創新力企業榜TOP50
5.科普：芯片中的“層”，“層層”全解析
6.汽車芯片VS手機芯片：原來汽車和手機用的芯片差這么多！
【免責聲明】文章為作者獨立觀點，不代表旺材芯片立場。如因作品內容、版權等存在問題，請于本文刊發30日內聯系旺材芯片進行刪除或洽談版權使用事宜。
ASML逆勢看好集成電路？
最近兩個月，因為分析機構和很多企業的看衰，產業界對集成電路產業下半年乃至明年的走勢表達出悲觀的態度。但從昨晚路透社的報道可以看到，全球設備大廠ASML樂觀觀點，給集成電路產業打下了一劑強心針。
作為半導體設備的領先供應商，光刻機的絕對龍頭，ASML最近表示，內存和邏輯計算機芯片制造商的需求依然強勁，預計2018年創紀錄，2019年也將更進一步增長。但集成電路產業真的還會繼續上漲嗎？
ASML看好集成電路前景
據路透社報道，ASML首席財務官Roger Dassen在一份聲明中表示，近來備受關注的存儲市場需求穩定，而用作高端設備的“大腦”的邏輯芯片的需求仍然處于上升階段。
“許多客戶正計劃升級或最大化現有系統的容量，這是另一個重要的收入來源”，Roger Dassen補充說。
在這些需求的推動下，該公司預計第四季度銷售額將達到30億歐元，這意味著全年銷售額將超過110億歐元。更重要的一點，市場從這個Intel、三星和臺積電等大型半導體企業的供應商口中重獲了信心。在聲明發布之后，ASML的股價上漲6.7％至165.30歐元， STMicroelectronics上漲5％、英飛凌也上漲了3.2％。ING的分析師Marc Hesselink也表示，ASML報告了一個非常令人欣慰的更新。
而從ASML的產品構成和市場份額上看，他可以對市場做出一個準確度極高的判斷。
由菲利普與先進半導體材料國際（ASMI）在1984年合資成立的ASML公司是全球領先光刻機供應商。
展開 