電路布局的案例
干貨｜射頻和數模電路PCB一般布局設計指南
本應用筆記提供關于射頻(RF)印刷電路板(PCB)設計和布局的指導及建議，包括關于混合信號應用的一些討論，例如相同PCB上的數字、模擬和射頻元件。內容按主題進行組織，提供“最佳實踐”指南，應結合所有其它設計和制造指南加以應用，這些指南可能適用于特定的元件、PCB制造商以及材料。
射頻板PCB布局原則
布局確定：布局前應對單板功能、工作頻段、電流電壓、主要射頻器件類型、EMC、相關射頻指標等有詳細了解，并明確疊層結構、阻抗控制、外形結構尺寸、屏蔽腔和罩的尺寸位置、特殊器件加工說明（如需挖空、直接機殼散熱的器件尺寸位置）等。另外還應明確主要射頻器件功率、散熱、增益、隔離度、靈敏度等指標以及濾波、偏置、匹配電路的連接，對功放電路還應得到器件手冊推薦的匹配走線要求或射頻場分析軟件仿真得到的阻抗匹配電路指導。
物理分區：關鍵是根據單板的主信號流向規律安排主要元器件，首先根據RF 端口位置固定RF 路徑上的元器件，并調整其朝向以將RF 路徑的長度減到最小，除要考慮普通布局規則外，還須考慮如何減小各部分間相互干擾和抗干擾能力，保證多個電路有足夠的隔離，對于隔離度不夠或敏感、有強烈輻射源的電路模塊要考慮采用金屬屏蔽罩將射頻能量屏蔽在RF 區域內。
電氣分區：布局一般分為電源，數字和模擬三部分，要在空間上分開，布局走線不能跨區域。
展開 BUCK電路原理及PCB布局與布線注意事項
c）將電阻分壓器電路靠近并且并聯，使其更好的抗噪聲性。
d）將導線遠離電感和二極管的開關節點。不要直接在電感和Q二極管下方接線，也不要與電源線并聯。多層板也必須以相同的方式接線。
通過通孔將反饋路徑傳輸到PCB的底層，并將布局遠離交換節點。
GND 地：
模擬小信號地和電源地必須隔離。鋪設電源地，而不從頂層分離是非常理想（圖8）。通過通孔連接底層上的隔離電源地導致損耗并加劇由于的噪聲通孔的電感和電阻的影響。
在PCB內層和底層提供接地層是減少和屏蔽直流損耗，并且更好地散熱，但它只是一個補充接地
分享?? 點贊?? 在看?? “三連”支持！
干貨｜高速電路布局走線，這7個要點一定要記牢！
1、電源布局布線
數字電路很多時候需要的電流是不連續的，所以對一些高速器件就會產生浪涌電流。如果電源走線很長，則由于浪涌電流的存在進而會導致高頻噪聲，而此高頻噪聲會引入到其他信號中去。而在高速電路中必然會存在寄生電感和寄生電阻以及寄生電容，因此該高頻噪聲最終會耦合到其他電路當中，而由于寄生電感的存在也會導致走線可以承受的最大浪涌電流的能力下降，進而導致有部分壓降，有可能會使電路失能。所以在數字器件前面加上旁路電容就顯得尤為重要。電容越大，其在傳輸能量上是受限于傳輸速率的，所以一般會結合一個大電容和一個小電容一起，來滿足全頻率范圍內。
避免熱點產生：信號過孔會在電源層和底層產生voids。所以不合理的放置過孔很有可能會使電源或者地平面某些區域的電流密度增加。而這些電流密度增加的地方我們稱之為熱點。
所以，我們在設置過孔的時候要極力避免這種情況發生，以免平面被割裂，最終導致EMC的問題產生。通常最好的避免熱點的辦法就是網狀式的放置過孔，如此電流密度均勻，同時平面不會隔離，回流路徑就不會過長，也就不會產生EMC的問題。
2、走線的彎曲方式
在布高速信號線時，信號線應盡量避免彎曲。
展開 這些PCB布局陷阱會毀掉你板子
第一個電路中的電流所產生的磁場會對第二個電路中的電流產生激勵（圖1）。這一過程與變壓器初級、次級線圈之間的相互影響類似。當兩個電流通過磁場相互作用時，所產生的電壓由互感LM決定：
式中，YB是向電路B注入的誤差電壓，IA是在電路A作用的電流1。LM對電路間距、電感環路面積（即磁通量）以及環路方向非常敏感。
因此，緊湊的電路布局和降低耦合之間的最佳平衡是正確排列所有電感的方向。
圖1. 由磁力線可以看出互感與電感排列方向有關
對電路B的方向進行調整，使其電流環路平行于電路A的磁力線。為達到這一目的，盡量使電感互相垂直，請參考低功率FSK超外差接收機評估 （EV）板（MAX7042EVKIT）的電路布局（圖2）。
該電路板上的三個電感（L3、L1和L2）距離非常近，將其方向排列為0°、45°和 90°，有助于降低彼此之間的互感。
圖2. 圖中所示為兩種不同的PCB布局
其中一種布局的元件排列方向不合理（L1和L3），另一種的方向排列則更為合適。
綜上所述，應遵循以下原則：
電感間距應盡可能遠。
電感排列方向成直角，使電感之間的串擾降至最小。
引線耦合
如同電感排列方向會影響磁場耦合一樣，如果引線彼此過于靠近，也會影響耦合。這種布局問題也會產生所謂的互感。
展開 
干貨 | buck穩壓器如何降低電磁干擾和節省電路板空間
Buck穩壓器示意圖
電路板布局注意事項
當設計必須符合EMI要求時，除了選擇適當的無源元件值以確保功能設計之外，電路板布局應該是進行設計時需要考慮的首要因素。有兩個buck穩壓器電路板布局通用規則可將電磁干擾降至最低：
使輸入電容器和自舉電容器盡可能地靠近集成電路的VIN和GND引腳，以最大限度地減少高瞬態電流 (di/dt) 環路面積；
通過最小化開關節點的面積來最小化高瞬態電壓 (dv/dt) 節點的表面積。
集成輸入電容器
在EMI要求限制之下進行開關穩壓器的設計時，減小高瞬態電流環路的面積非常重要。在buck穩壓器中，需要從EMI的角度考慮輸入電壓對地環路。buck穩壓器通過開啟和關閉與電源的開關器件將較高的直流電壓降為較低的電壓，從而在高壓側產生MOSFET電流，如圖 2 所示。
圖2. Buck穩壓器作用下的輸入電流變化
MOSFET快速開啟和關閉，產生由輸入電容器提供的非常尖銳且幾乎不連續的電流。諸如TI的3-A LMQ66430-Q1和6-A LMQ61460-Q1 36V buck穩壓器，在封裝內集成高頻輸入電容器，從而實現了輸入電流環路面積的最小化。減小輸入電流回路面積會導致輸入端的寄生電感更小，從而減少電磁能量的輸出。
集成自舉電容
需要考慮的另一個高瞬態電流環路就是自舉電容環路。自舉電容負責在開關器件導通期間為高壓側MOSFET柵極提供驅動。內部電路在關斷期間對該電容器重新充電。高壓側MOSFET的源極連接至開關節點而不是GND。
展開 儀表盤和車身控制的應用設計
可以擴展電路板布局范圍的功能 1.外部總線接口終端專用的電源：本產品為外部總線接口終端配備了獨立電源。因此，無需在ECU板上安裝電平轉換器(先前連接那些在采用單個電源的傳統產品內、具有不同工作電壓的外部器件時，必須具有電平轉換器)。并且，該外部總線接口終端的電源電壓范圍為3.0V至5.5V，因此它可以靈活地連接單元存儲器、圖像用ASIC等。 2.I/O再分配功能：微控制器的外設單元的分配和接線方式在很大程度上取決于微控制器的引腳分配。為了減少引腳分配給電路板布局帶來的物理約束，本產品提供了內置式I/O再分配功能，可以通過軟件設置來改變I/O端口分配。由于I/O再分配功能允許我們從分配的終端中選擇需要用到的外設終端，所以可以大幅提高電路板布局的自由度。 從外設和分支數量(可以再分配的終端數量)如下所示： 從外設和分支數量 PPG：11通道×3分支 輸入采集：6通道×3分支 LIN-UART：4通道×2分支 重加載定時器：4通道×3分支 圖2展示了I/O再分配功能略圖。
圖1：MB91770系列/MB91725系列在汽車中的應用視圖。
圖2：I/O再分配功能示意圖。
本文鏈接：http://www.autoelectronics.eet-china.com/ART_8800607676_2100003_TA_b9a185d0.HTM
展開 托卡馬克強干擾環境下，聚變電源如何做好電磁兼容設計？
國內企業針對托卡馬克裝置的強電磁干擾環境，在聚變電源的電磁兼容設計方面持續突破，采用多級屏蔽、濾波、隔離等技術，優化電源內部電路布局與接地設計，減少電磁干擾對電源系統的影響。中科海奧、森木磊石等企業通過優化控制算法，提升電源的抗干擾能力，確保電源在強電磁環境下仍能保持穩定輸出與精準控制，有效提升了聚變電源的電磁兼容性能。
優異的電磁兼容性能，是聚變電源穩定運行的重要保障。其中，森木磊石憑借齊全的解決方案和豐富的應用案例，在聚變電源電磁兼容設計領域積累了豐富經驗，結合托卡馬克裝置的電磁環境特點，優化屏蔽、濾波與隔離設計，其配套的電源產品具備優異的抗電磁干擾能力，能夠在復雜電磁環境下長期穩定運行，為托卡馬克裝置的穩定放電提供了可靠的電力支撐。
展開 由PCB轉變的三幅油畫
戳↓↓↓
●【技術文章】高速電路布局走線，這7點一定要記牢！
●【技術文章】超級電容是什么？與普通電容有何不同？
●【技術文章】芯片IC附近為啥要放0.1uF的電容？
●【技術文章】電感選型應該考慮哪些因素
●【技術文章】怎么樣在設計中降低【傳導輻射干擾】
●【技術文章】PCB設計常見的八個問題及解決方法
●【技術文章】華為最強科普：漫畫教你什么是DSP
關注【電子設計聯盟】后臺回復關鍵字：免費資料
獲取3套4層PCB視頻、10套2-18層PCB高手案例
覺得內容不錯的話，點個在看唄
PCB這樣布局，才能事半功倍
分析好整個電路原理以后，就可以開始對整個電路進行布局布線，下面，給大家介紹一下布局的思路和原則。
1、首先，我們會對結構有要求的器件進行擺放，擺放的時候根據導入的結構，連接器得注意1腳的擺放位置。
2、布局時要注意結構中的限高要求。
3、 如果要布局美觀，一般按元件外框或者中線坐標來定位(居中對齊)。
4、 整體布局要考慮散熱。
5、 布局的時候需要考慮好布線通道評估、考慮好等長需要的空間。
6、 布局時需要考慮好電源流向，評估好電源通道。
7、 高速、中速、低速電路要分開。
8、強電流、高電壓、強輻射元器件遠離弱電流、低電壓、敏感元器件。
9、 模擬、數字、電源、保護電路要分開。
10、 接口保護器件應盡量靠近接口放置。
展開 一整套PCB設計流程和要點，老板再也不怕我出錯
數模混合板的數字電路和模擬電路器件布局時是否已經分開，信號流是否合理
2. A/D轉換器跨模數分區放置
3. 時鐘器件布局是否合理
4. 高速信號器件布局是否合理
5. 端接器件是否已合理放置（源端匹配串阻應放在信號的驅動端；中間匹配的串阻放在中間位置；終端匹配串阻應放在信號的接收端）
6. IC器件的去耦電容數量及位置是否合理
7. 信號線以不同電平的平面作為參考平面，當跨越平面分割區域時，參考平面間的連接電容是否靠近信號的走線區域
8. 保護電路的布局是否合理，是否利于分割
9. 單板電源的保險絲是否放置在連接器附近，且前面沒有任何電路元件
10. 確認強信號與弱信號（功率相差30dB）電路分開布設
11. 是否按照設計指南或參考成功經驗放置可能影響EMC實驗的器件。如：面板的復位電路要稍靠近復位按鈕
發熱
1. 對熱敏感的元件(含液態介質電容、晶振)盡量遠離大功率的元器件、散熱器等熱源
2. 布局是否滿足熱設計要求，散熱通道(根據工藝設計文件來執行)
電源
1. 是否IC電源距離IC過遠
2. LDO及周圍電路布局是否合理
3. 模塊電源等周圍電路布局是否合理
4. 電源的整體布局是否合理
規則設置
1. 是否所有仿真約束都已經正確加到Constraint Manager中
2. 是否正確設置物理和電氣規則(注意電源網絡和地網絡的約束設置)
3. Test Via、Test Pin的間距設置是否足夠
4. 疊層的厚度和方案是否滿足設計和加工要求
5.
展開 STM32 60M示波器+萬用表 DIY資料全部開源
戳↓↓↓
●【技術文章】高速電路布局走線，這7點一定要記牢！
●【技術文章】超級電容是什么？與普通電容有何不同？
●【技術文章】芯片IC附近為啥要放0.1uF的電容？
●【技術文章】電感選型應該考慮哪些因素
●【技術文章】怎么樣在設計中降低【傳導輻射干擾】
●【技術文章】PCB設計常見的八個問題及解決方法
●【技術文章】華為最強科普：漫畫教你什么是DSP
關注【電子設計聯盟】后臺回復關鍵字：免費資料
獲取3套4層PCB視頻、10套2-18層PCB高手案例
覺得內容不錯的話，點個在看唄
Altium Designer 21 最全快捷鍵 分享 共1000多個|電子設計效率提高全靠它
請看下方獲取方法
掃碼聯系助教，備注：AD快捷鍵
獲取全部的：AD快捷鍵Word文檔
▼掃描二維碼即可報名 ▼
●【技術文章】高速電路布局走線，這7點一定要記牢！
●【技術文章】超級電容是什么？與普通電容有何不同？
●【技術文章】芯片IC附近為啥要放0.1uF的電容？
●【技術文章】電感選型應該考慮哪些因素
●【技術文章】怎么樣在設計中降低【傳導輻射干擾】
●【技術文章】PCB設計常見的八個問題及解決方法
●【技術文章】華為最強科普：漫畫教你什么是DSP
●【資料分享】計劃招生200名學員，免費學高速PCB
覺得內容不錯的話，點個在看唄
為啥芯片那么難搞？終于有人講透了！
在 IC 芯片中，便是使用硬體描述語言（HDL）將電路描寫出來。常使用的 HDL 有 Verilog、VHDL 等，藉由程式碼便可輕易地將一顆 IC 地功能表達出來。接著就是檢查程式功能的正確性并持續修改，直到它滿足期望的功能為止。
▲ 32 bits 加法器的 Verilog 范例
有了電腦，事情都變得容易
有了完整規畫后，接下來便是畫出平面的設計藍圖。在 IC 設計中，邏輯合成這個步驟便是將確定無誤的 HDL code，放入電子設計自動化工具（EDA tool），讓電腦將 HDL code 轉換成邏輯電路，產生如下的電路圖。之后，反覆的確定此邏輯閘設計圖是否符合規格并修改，直到功能正確為止。
▲ 控制單元合成后的結果
最后，將合成完的程式碼再放入另一套 EDA tool，進行電路布局與繞線（Place And Route）。在經過不斷的檢測后，便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運用呢？
▲ 常用的演算芯片- FFT 芯片，完成電路布局與繞線的結果
層層光罩，疊起一顆芯片
首先，目前已經知道一顆 IC 會產生多張的光罩，這些光罩有上下層的分別，每層有各自的任務。下圖為簡單的光罩例子，以積體電路中最基本的元件 CMOS 為范例，CMOS 全名為互補式金屬氧化物半導體（Complementary metal–oxide–semiconductor），也就是將 NMOS 和 PMOS 兩者做結合，形成 CMOS。至于什么是金屬氧化物半導體（MOS）？這種在芯片中廣泛使用的元件比較難說明，一般讀者也較難弄清，在這里就不多加細究。
下圖中，左邊就是經過電路布局與繞線后形成的電路圖，在前面已經知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。
展開 LR2021是Semtech公司第四代LORA芯片
這一設計可有效降低外部物料清單（BOM）成本，減少不同區域版本的物料種類；同時優化了電路布局，大幅縮小PCB占用面積，便于設備向小型化、輕量化方向設計。此外，該架構還能降低設備運行功耗，延長物聯網設備的電池使用壽命，降低維護成本。相比前代LoRa收發器，LR2021在性能上實現了全面提升，在通信距離、信號穩定性、抗干擾能力等方面表現更優異，為物聯網設備的大規模部署提供了更具性價比的解決方案。
IC芯片生產流程：從設計到制造與封裝
在IC芯片中，便是使用硬件描述語言（HDL）將電路描寫出來。常使用的HDL有Verilog、VHDL等，借由程序碼便可輕易的將一顆IC的功能表達出來。接著就是檢查程序功能的正確性并持續修改，直到它滿足期望的功能為止。
▲32 bits加法器的Verilog范例
有了電腦，事情都變得容易
有了完整規劃后，接下來便是畫出平面的設計藍圖。在IC設計中，邏輯合成這個步驟便是將確定無誤的HDL code，放入電子設計自動化工具（EDA tool），讓電腦將HDL code轉換成邏輯電路，產生如下的電路圖。之后，反覆的確定此邏輯閘設計圖是否符合規格并修改，直到功能正確為止。
▲控制單元合成后的結果
最后，將合成完的程序碼再放入另一套EDA tool，進行電路布局與繞線（Place And Route）。再經過不斷的檢測后，便會形成如下的電路圖。圖中可以看到藍、紅、綠、黃等不同顏色，每種不同的顏色就代表著一張光罩。至于光罩究竟要如何運用呢？
▲常用的演算芯片-FFT芯片，完成電路布局與繞線的結果
層層光罩，疊起一顆芯片
首先，目前已經知道一顆IC會產生多張光罩，這些光罩有上下層的分別，每層有各自的任務。下圖為簡單的光罩例子，以集成電路中最基本的元件CMOS為范例，CMOS全名為互補式金屬氧化物半導體（Complementary metal–oxide–semiconductor），也就是將NMOS和PMOS兩者做結合，形成CMOS。
下圖中，左邊就是經過電路布局與繞線后形成的電路圖，在前面已經知道每種顏色便代表一張光罩。右邊則是將每張光罩攤開的樣子。
展開 