芯片封裝蠕變分析的案例
芯片封裝結(jié)構(gòu)的散熱分析
隨著封裝結(jié)構(gòu)越來越小型化，我們?cè)絹碓叫枰屑?xì)評(píng)估芯片封裝結(jié)構(gòu)的散熱效應(yīng)，對(duì)于產(chǎn)品可靠性的影響。以及相關(guān)熱應(yīng)力對(duì)于芯片性能的影響。設(shè)計(jì)出合理的散熱封裝結(jié)構(gòu)可以有效的提高產(chǎn)品性能，本文以常見BGA封裝結(jié)構(gòu)為例，采用ANSYS穩(wěn)態(tài)散熱對(duì)封裝結(jié)構(gòu)進(jìn)行分析。雖然模型很簡(jiǎn)單，但是對(duì)于封裝結(jié)構(gòu)的優(yōu)化設(shè)計(jì)很有幫助。
一、模型
BGA的模型主要有芯片，基板，EMC，焊球，粘結(jié)層等組成，在建模的時(shí)候，我省略了一部分。
二、因主要考慮穩(wěn)態(tài)的散熱問題，計(jì)算量不大，因此可以采用全模型進(jìn)行分析。
三、對(duì)以上各層材料都賦予材料參數(shù)，熱導(dǎo)率可由材料供應(yīng)商出獲得；
四、熱源主要為芯片產(chǎn)生的熱，可以根據(jù)功率和芯片面積進(jìn)行換算。本例子中，芯片的熱生產(chǎn)率設(shè)定為0.075w/mm^2;
五、熱對(duì)流換熱系數(shù)設(shè)定為2e-4 w/(mm^2*K)
六、模型外面還會(huì)通過輻射進(jìn)行散熱，可以設(shè)定底部或者上部材料的黑度值為0.9；
七、環(huán)境溫度設(shè)置為22C；
八、計(jì)算的結(jié)果如下：
可以看出，在該工作功率下，芯片的溫升僅為31C。
展開 Moldex3D模流分析之芯片封裝模擬方案
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會(huì)產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測(cè)為基礎(chǔ)，除了基本的流動(dòng)充填與硬化過程模擬；并延伸到其他先進(jìn)制造評(píng)估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測(cè)及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計(jì)，并縮減制造成本和周期。
展開 Moldex3D模流分析之芯片封裝模擬方案
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會(huì)產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測(cè)為基礎(chǔ)，除了基本的流動(dòng)充填與硬化過程模擬；并延伸到其他先進(jìn)制造評(píng)估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測(cè)及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計(jì)，并縮減制造成本和周期。
展開 Moldex3D模流分析之芯片封裝基本步驟
功能導(dǎo)覽 (Function Overview)
Moldex3D芯片封裝模塊，能協(xié)助設(shè)計(jì)師分析不同的芯片封裝成型制程。
在轉(zhuǎn)注成型分析 (Transfer Molding) 與成型底部填膠分析 (Molded Underfill) 中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線、熱固性塑料的硬化率、流動(dòng)型式及轉(zhuǎn)化率；透過后處理結(jié)果，能檢測(cè)翹曲、金線偏移及導(dǎo)線架偏移的現(xiàn)象。
在壓縮成型分析 (Compression Molding)／嵌入式晶圓級(jí)封裝分析 (Embedded Wafer Level Package)／非流動(dòng)性底部填膠分析 (No Flow Underfill)／非導(dǎo)電性黏著分析 (Non Conductive Paste)中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線及流動(dòng)型式。
在毛細(xì)底部填膠分析 (Capillary Underfill) 中，能模擬毛細(xì)流動(dòng) (底膠材料受到的表面張力與底膠間接觸角的影響)、凸塊及填膠過程的基板。Moldex3D模擬真實(shí)的填膠過程步驟，預(yù)測(cè)可能產(chǎn)生的空洞位置。
注意：Moldex3D芯片封裝成型模塊支持solid與eDesign (僅轉(zhuǎn)注成型) 網(wǎng)格模型。
Moldex3D芯片封裝成型的應(yīng)用
基本步驟 (Basic Procedures)
Moldex3D芯片封裝成型模塊支持不同的芯片封裝成型分析：轉(zhuǎn)注成型分析、毛細(xì)底部填膠分析、成型底部填膠分析、壓縮成型分析、嵌入式晶圓級(jí)封裝分析，以及非流動(dòng)性底部填膠分析／非導(dǎo)電性黏著分析。在Moldex3D開始使用時(shí)，點(diǎn)擊新增來創(chuàng)建新的芯片封裝項(xiàng)目或開啟來使用既有的。請(qǐng)注意要將制程類型設(shè)為芯片封裝來啟用相關(guān)功能。
展開 
發(fā)一個(gè)電子封裝芯片的熱流耦合分析實(shí)例
電子芯片的散熱設(shè)計(jì)，有多種，常見的有風(fēng)冷，水冷等
結(jié)合相關(guān)例題，（參考相關(guān)論文），以多芯片組件的液體間接冷卻方式為例，主要應(yīng)用的是ansys/flotran模塊
Moldex3D模流分析之芯片封裝模組導(dǎo)覽
功能導(dǎo)覽 (Function Overview)
Moldex3D芯片封裝模塊，能協(xié)助設(shè)計(jì)師分析不同的芯片封裝成型制程。
在轉(zhuǎn)注成型分析 (Transfer Molding) 與成型底部填膠分析 (Molded Underfill) 中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線、熱固性塑料的硬化率、流動(dòng)型式及轉(zhuǎn)化率；透過后處理結(jié)果，能檢測(cè)翹曲、金線偏移及導(dǎo)線架偏移的現(xiàn)象。
在壓縮成型分析 (Compression Molding)／嵌入式晶圓級(jí)封裝分析 (Embedded Wafer Level Package)／非流動(dòng)性底部填膠分析 (No Flow Underfill)／非導(dǎo)電性黏著分析 (Non Conductive Paste)中，Moldex3D芯片封裝成型模塊能分析空洞、縫合線及流動(dòng)型式。
在毛細(xì)底部填膠分析 (Capillary Underfill) 中，能模擬毛細(xì)流動(dòng) (底膠材料受到的表面張力與底膠間接觸角的影響)、凸塊及填膠過程的基板。Moldex3D模擬真實(shí)的填膠過程步驟，預(yù)測(cè)可能產(chǎn)生的空洞位置。
注意：Moldex3D芯片封裝成型模塊支持solid與eDesign (僅轉(zhuǎn)注成型) 網(wǎng)格模型。
Moldex3D芯片封裝成型的應(yīng)用
1. 模塊導(dǎo)覽 (Modules Overview)
Moldex3D支持的芯片封裝成型制程：
- 轉(zhuǎn)注成型 (Transfer Molding)
轉(zhuǎn)注成型制程將芯片封裝，避免芯片受到任何外在因素的損傷。常用的材料為陶瓷與塑料(環(huán)氧成型塑料EMC)，由于塑料成本較低，因此塑料轉(zhuǎn)注成型是常用的封裝制程技術(shù)。
展開 Moldex3D模流分析之個(gè)別指定金線材料預(yù)測(cè)芯片封裝缺陷
常見的金線材料則包含金、銅、鋁等等，由于金線的管徑細(xì)小，因此金線缺陷往往是芯片封裝制程最重要的挑戰(zhàn)之一，而金線缺陷包括金線偏移、斷裂以及交叉。而為了確保良率及提升性能，封裝制程廣泛使用多種類的線料。以下將說明如何透過Moldex3D IC封裝模塊，進(jìn)行多種金線材料定義的偏移分析。
金線材料設(shè)定
步驟1：在Moldex3D網(wǎng)格前處理，用戶可產(chǎn)生芯片組件實(shí)體網(wǎng)格并設(shè)定金線，接著檢查圖層：SRMI$為芯片封裝實(shí)體網(wǎng)格圖層，WL$PF1為金線圖層。
步驟2：點(diǎn)選 Wire Material Setting，并按照提示欄顯示的訊息操作。
選擇曲線后，按下Enter。使用者可命名并指定金線材料群組的顏色。
步驟3：輸出項(xiàng)目分析用網(wǎng)格檔，并開啟Moldex3D Studio 建立新的項(xiàng)目。
步驟4：新增分析組別并指定不同群組的金線材料，并開啟下拉選單并點(diǎn)選材料精靈，開啟Moldex3D 材料精靈 。
挑選材料并以右鍵點(diǎn)選加入項(xiàng)目，點(diǎn)選所需材料后，關(guān)閉材料精靈。
用戶可下拉選取窗口個(gè)別指定金線的材料。
步驟5：確認(rèn)顯示窗口中的材料信息。
展開 Moldex3D仿真分析之芯片封裝制程挑戰(zhàn)與不確定性
IC封裝是以固態(tài)封裝材料 (Epoxy Molding Compound, EMC)及液態(tài)封裝材料(Liquid Molding Compound, LMC)進(jìn)行封裝的制程，藉以達(dá)到保護(hù)精密電子芯片避免物理損壞或腐蝕。在封裝的過程中包含了微芯片和其他電子組件(所謂的打線)、熱固性材料的固化反應(yīng)、封裝制程條件控制之間的交互作用。由于微芯片封裝包含許多復(fù)雜組件，故芯片封裝制程中將會(huì)產(chǎn)生許多制程挑戰(zhàn)與不確定性。常見的IC封裝問題如：充填不完全、空孔、金線偏移、導(dǎo)線架偏移及翹曲變形等。
Moldex3D 解決方案
Moldex3D芯片封裝模塊目前支持的分析項(xiàng)目相當(dāng)完善，以準(zhǔn)確的材料量測(cè)為基礎(chǔ)，除了基本的流動(dòng)充填與硬化過程模擬；并延伸到其他先進(jìn)制造評(píng)估，例如 : 金線偏移、芯片偏移、填充料比例、底部填充封裝、后熟化過程、應(yīng)力分布與結(jié)構(gòu)變形等。透過精準(zhǔn)的模擬可以預(yù)測(cè)及解決重大成型問題，將有助于產(chǎn)品質(zhì)量提升，更可以有效地預(yù)防潛在缺陷；藉由模擬優(yōu)化達(dá)到優(yōu)化設(shè)計(jì)，并縮減制造成本和周期。
展開 芯課程 | Multi-Die設(shè)計(jì)中的芯片-封裝-系統(tǒng)協(xié)同多物理場(chǎng)分析
隨著 CoWos、2.5D/3D 集成等先進(jìn)封裝技術(shù)的快速發(fā)展，Multi-Die設(shè)計(jì)已成為業(yè)界的核心解決方案。但異構(gòu)芯片集成與復(fù)雜互連架構(gòu)，催生了電源完整性（PI）、信號(hào)完整性（SI）、熱學(xué)、力學(xué)應(yīng)力等多物理場(chǎng)的強(qiáng)耦合效應(yīng)，傳統(tǒng)單物理域仿真方法已難以滿足多芯片系統(tǒng)驗(yàn)證的精度與效率要求。隨著新思科技完成對(duì)Ansys的整合，其提供的多物理場(chǎng)芯片-封裝-系統(tǒng)（CPS）仿真技術(shù)，可實(shí)現(xiàn)Multi-Die設(shè)計(jì)的跨域協(xié)同分析，完成電，熱，結(jié)構(gòu)的聯(lián)合仿真。
新思科技芯課程將在年后迎來第五講，也是首期系列課程的收官之作：「Multi-Die設(shè)計(jì)中的芯片-封裝-系統(tǒng)協(xié)同多物理場(chǎng)分析」，探討如何基于高精度芯片模型，幫助用戶優(yōu)化多芯片設(shè)計(jì)的SIPI/熱/機(jī)械可靠性性能。歡迎大家報(bào)名參會(huì)，也可前往觀看往期課程點(diǎn)播內(nèi)容：
Multi-Die設(shè)計(jì)：引爆系統(tǒng)創(chuàng)新的下一場(chǎng)革命
UCle加速高性能Multi-Die設(shè)計(jì)
加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計(jì)實(shí)現(xiàn)
業(yè)界領(lǐng)先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設(shè)計(jì)中的芯片-封裝-系統(tǒng)協(xié)同多物理場(chǎng)分析（正在報(bào)名中）
時(shí)間：2 月27日（星期五），14:00–15:00
地點(diǎn)：線上直播
講師簡(jiǎn)介：
褚正浩 | 新思科技EBU ACE總監(jiān)
現(xiàn)任新思科技中國電磁產(chǎn)品技術(shù)支持總監(jiān)，專注為客戶規(guī)劃電磁產(chǎn)品，構(gòu)建芯片＋封裝+系統(tǒng)協(xié)同仿真方案及能力。加入新思科技前，任職于 Cadence 北方區(qū)技術(shù)支持，負(fù)責(zé)信號(hào)完整性、電源完整性及電磁兼容的技術(shù)支持與能力建設(shè)。
掃碼立即報(bào)名參會(huì)
技術(shù)鄰簡(jiǎn)介：
技術(shù)鄰專注于工科技術(shù)社區(qū)，從最早的CAE技術(shù)社區(qū)（中國CAE聯(lián)盟）發(fā)展而來，在CAE領(lǐng)域有20年的教學(xué)和咨詢服務(wù)經(jīng)驗(yàn)。
展開 5/31 利用RTL功耗Profiling功能進(jìn)行芯片封裝系統(tǒng)級(jí)電源噪聲分析
通過PowerArtist對(duì)較長時(shí)間場(chǎng)景仿真，輸出的profilepower波形，合成產(chǎn)生包含中低頻電流的CPM模型，從而可以滿足封裝單板仿真的需求
面向受眾
封裝/PCB單板設(shè)計(jì)人員
時(shí)間
2022年5月31日（周二）16:00-17:00
費(fèi)用
免費(fèi)
講師簡(jiǎn)介
余斌|Sanechips
Sanechips封測(cè)資深專家，在芯片封裝pcb設(shè)計(jì)方面具有16年的SI/PI仿真經(jīng)驗(yàn)，負(fù)責(zé)包括PI/SI/EMI/熱仿真在內(nèi)的仿真團(tuán)隊(duì)，并負(fù)責(zé)Sanechips ZTE的芯片設(shè)計(jì)的性能和可靠性。
掃碼報(bào)名
展開 ANSYS半導(dǎo)體專題培訓(xùn)視頻：芯片-封裝-系統(tǒng)電源完整性綜合協(xié)同分析
在我們提出的方法中，幫助芯片-封裝-系統(tǒng)設(shè)計(jì)融合。 RedHawk和RedHawk_CPA有助于實(shí)現(xiàn)封裝 /系統(tǒng)感知的芯片功率噪聲簽核，而RedHawk_CPM和RedHawk_CMA可以提供芯片功率模型（CPM），并擴(kuò)展它以在CMA和Siwave中實(shí)現(xiàn)全帶寬芯片感知系統(tǒng)PI分析。
http://www.ansys.com/zh-cn/other/zh-cn/training-center-semiconductors
展開 
芯課程第五講 | Multi-Die設(shè)計(jì)中的芯片-封裝-系統(tǒng)協(xié)同多物理場(chǎng)分析
隨著 CoWos、2.5D/3D 集成等先進(jìn)封裝技術(shù)的快速發(fā)展，Multi-Die設(shè)計(jì)已成為業(yè)界的核心解決方案。但異構(gòu)芯片集成與復(fù)雜互連架構(gòu)，催生了電源完整性（PI）、信號(hào)完整性（SI）、熱學(xué)、力學(xué)應(yīng)力等多物理場(chǎng)的強(qiáng)耦合效應(yīng)，傳統(tǒng)單物理域仿真方法已難以滿足多芯片系統(tǒng)驗(yàn)證的精度與效率要求。隨著新思科技完成對(duì)Ansys的整合，其提供的多物理場(chǎng)芯片-封裝-系統(tǒng)（CPS）仿真技術(shù)，可實(shí)現(xiàn)Multi-Die設(shè)計(jì)的跨域協(xié)同分析，完成電，熱，結(jié)構(gòu)的聯(lián)合仿真。
新思科技芯課程將在年后迎來第五講，也是首期系列課程的收官之作：「Multi-Die設(shè)計(jì)中的芯片-封裝-系統(tǒng)協(xié)同多物理場(chǎng)分析」，探討如何基于高精度芯片模型，幫助用戶優(yōu)化多芯片設(shè)計(jì)的SIPI/熱/機(jī)械可靠性性能。歡迎大家報(bào)名參會(huì)，也可前往觀看往期課程點(diǎn)播內(nèi)容：
Multi-Die設(shè)計(jì)：引爆系統(tǒng)創(chuàng)新的下一場(chǎng)革命
UCle加速高性能Multi-Die設(shè)計(jì)
加速創(chuàng)新：異構(gòu)多芯片系統(tǒng)中的數(shù)字設(shè)計(jì)實(shí)現(xiàn)
業(yè)界領(lǐng)先的新思科技Multi-Die簽核解決方案
2/27 Multi-Die設(shè)計(jì)中的芯片-封裝-系統(tǒng)協(xié)同多物理場(chǎng)分析（正在報(bào)名中）
時(shí)間：2 月27日（星期五），14:00–15:00
地點(diǎn)：線上直播
講師簡(jiǎn)介：
褚正浩 | 新思科技EBU ACE總監(jiān)
現(xiàn)任新思科技中國電磁產(chǎn)品技術(shù)支持總監(jiān)，專注為客戶規(guī)劃電磁產(chǎn)品，構(gòu)建芯片＋封裝+系統(tǒng)協(xié)同仿真方案及能力。加入新思科技前，任職于 Cadence 北方區(qū)技術(shù)支持，負(fù)責(zé)信號(hào)完整性、電源完整性及電磁兼容的技術(shù)支持與能力建設(shè)。
掃碼立即報(bào)名參會(huì)
展開 芯片制造的6個(gè)關(guān)鍵步驟--封裝技術(shù)：臺(tái)積電Chiplets和3D封裝技術(shù)詳解
科普|芯片制造的6個(gè)關(guān)鍵步驟
在智能手機(jī)等眾多數(shù)碼產(chǎn)品的更新迭代中，科技的改變悄然發(fā)生。蘋果A15仿生芯片等尖端芯片正使得更多革新技術(shù)成為可能。這些芯片是如何被制造出來的，其中又有哪些關(guān)鍵步驟呢？
智能手機(jī)、個(gè)人電腦、游戲機(jī)這類現(xiàn)代數(shù)碼產(chǎn)品的強(qiáng)大性能已無需贅言，而這些強(qiáng)大的性能大多源自于那些非常小卻又足夠復(fù)雜的科技產(chǎn)物——芯片。世界已被芯片所包圍：2020年，全世界共生產(chǎn)了超過一萬億芯片，這相當(dāng)于地球上每人擁有并使用130顆芯片。然而即使如此，近期的芯片短缺依然表現(xiàn)出，這個(gè)數(shù)字還未達(dá)到上限。
盡管芯片已經(jīng)可以被如此大規(guī)模地生產(chǎn)出來，生產(chǎn)芯片卻并非易事。制造芯片的過程十分復(fù)雜，今天我們將會(huì)介紹六個(gè)最為關(guān)鍵的步驟：沉積、光刻膠涂覆、光刻、刻蝕、離子注入和封裝。
沉積
沉積步驟從晶圓開始，晶圓是從99.99%的純硅圓柱體（也叫“硅錠”）上切下來的，并被打磨得極為光滑，然后再根據(jù)結(jié)構(gòu)需求將導(dǎo)體、絕緣體或半導(dǎo)體材料薄膜沉積到晶圓上，以便能在上面印制第一層。這一重要步驟通常被稱為 "沉積"。
隨著芯片變得越來越小，在晶圓上印制圖案變得更加復(fù)雜。沉積、刻蝕和光刻技術(shù)的進(jìn)步是讓芯片不斷變小，從而推動(dòng)摩爾定律不斷延續(xù)的關(guān)鍵。這包括使用新的材料讓沉積過程變得更為精準(zhǔn)的創(chuàng)新技術(shù)。
光刻膠涂覆
晶圓隨后會(huì)被涂覆光敏材料“光刻膠”（也叫“光阻”）。
展開 芯片反擊開始了！官媒正式發(fā)聲：中國用芯片封裝技術(shù)繞過美禁令
芯片性能隨著制程的不斷提升而逐步放緩，到了4nm，3nm工藝，進(jìn)一步突破摩爾定律極限，外界以為芯片性能可以呈現(xiàn)指數(shù)級(jí)增長，可是性能提升的幅度并沒有超出預(yù)期，而且伴隨而來的是功耗問題。另外美國芯片規(guī)則的存在，讓國產(chǎn)芯片需要做更多的努力。
一、芯片封裝的反擊
芯片是一個(gè)復(fù)雜的集成電路元器件，一顆指甲蓋大小的芯片，采用了高端先進(jìn)的5nm，4nm制程技術(shù)可以，可以容納上百根晶體管。晶體管越多，計(jì)算能力越強(qiáng)，也意味著更強(qiáng)大的性能水準(zhǔn)。在傳統(tǒng)的芯片制造產(chǎn)業(yè)中，提升芯片性能的方式有很多。要么是從供應(yīng)鏈入手，由ASML提供更好的光刻機(jī)設(shè)備產(chǎn)品，要么是從芯片制造商作為切入點(diǎn)，提高芯片制程。
不過這些方法都離不開多方的協(xié)同配合，即便芯片制造商解決了制程問題，探索出更先進(jìn)的芯片制造技術(shù)，如果沒有半導(dǎo)體設(shè)備，材料供應(yīng)商的配合，也很難完成芯片生產(chǎn)，更別說提高芯片性能了。
但眼下國產(chǎn)芯片需要解決的不僅僅是提升芯片性能問題，還得確保芯片產(chǎn)業(yè)的可持續(xù)進(jìn)步。從國產(chǎn)化28nm到14nm，甚至更先進(jìn)的制程技術(shù)，都有待長期探索。只是美國制定了芯片規(guī)則，在獲取一些頂級(jí)的EUV光刻機(jī)設(shè)備方面有一定的變數(shù)。
所以該如何讓芯片在沒有EUV光刻機(jī)的參與下，還能取得更大的性能突破嗎？有官媒正式發(fā)聲，指出芯片封裝技術(shù)可以繞過美禁令。
按此所說，封裝技術(shù)會(huì)作為芯片反擊的方式，那么什么是芯片封裝技術(shù)呢？芯片封裝是芯片制造的后端產(chǎn)業(yè)，一顆芯片會(huì)經(jīng)過設(shè)計(jì)，制造以及封裝等環(huán)節(jié)。而封裝環(huán)節(jié)需要將制造好的芯片用特殊的封裝技術(shù)，固定在集成電路芯片所用的外殼，讓芯片能夠和其它電子元器件連接。傳統(tǒng)的封裝工藝主要采用2D封裝，但隨著芯片制造技術(shù)的加強(qiáng)，也漸漸發(fā)展到2.5D以及3D封裝。
在這些封裝技術(shù)中，根據(jù)客戶的需求，掌握封裝能力的廠商，會(huì)采用不同的封裝工藝。
展開 ANSYS和TSMC攜手助力芯片制造商設(shè)計(jì)尖端多晶片芯片-封裝系統(tǒng)
為滿足這些日益增長的需求，ANSYS和TSMC正通力合作，以改進(jìn)并交付支持TSMC晶圓級(jí)集成型InFO封裝技術(shù)的、最綜合全面的設(shè)計(jì)解決方案套件。
通過ANSYS和TSMC的合作，ANSYS解決方案現(xiàn)在能夠?qū)崿F(xiàn)各種多晶片分析，包括抽取、功率和可靠性、信號(hào)和電源完整性、熱以及電磁干擾等。該設(shè)計(jì)實(shí)現(xiàn)方案讓移動(dòng)和物聯(lián)網(wǎng)制造商能夠充分利用ANSYS經(jīng)過全面驗(yàn)證的集成型電路和封裝級(jí)解決方案，從而打造更纖薄、更低成本、更高可靠性的尖端移動(dòng)和物聯(lián)網(wǎng)產(chǎn)品。
ANSYS總經(jīng)理John Lee指出：“我們與TSMC的合作，有助于在市場(chǎng)上推出面向InFO封裝技術(shù)的、經(jīng)過驗(yàn)證的綜合電源信號(hào)完整性和可靠性解決方案。ANSYS的同類最佳工程仿真解決方案幫助我們的共同客戶積極創(chuàng)新，在移動(dòng)和物聯(lián)網(wǎng)應(yīng)用領(lǐng)域超越芯片向封裝和系統(tǒng)級(jí)設(shè)計(jì)發(fā)展?！?TSMC基礎(chǔ)設(shè)施設(shè)計(jì)市場(chǎng)營銷部門高級(jí)總監(jiān)Suk Lee指出：“通過雙方的緊密合作，我們能夠充分滿足InFO技術(shù)領(lǐng)域的可靠性和電源完整性設(shè)計(jì)要求。此次實(shí)現(xiàn)的ANSYS解決方案能夠幫助客戶在整個(gè)芯片、封裝和系統(tǒng)上分析并設(shè)計(jì)可靠的供電網(wǎng)絡(luò)?！?關(guān)于ANSYS, Inc.
作為全球工程仿真領(lǐng)域的領(lǐng)先企業(yè)，ANSYS在眾多產(chǎn)品的創(chuàng)造過程中都扮演著至關(guān)重要的角色。無論是火箭發(fā)射、飛機(jī)翱翔長空、汽車高速馳騁、電腦和移動(dòng)設(shè)備的便捷使用、橋梁虹跨江河還是可穿戴產(chǎn)品的貼心使用，ANSYS技術(shù)都盡顯卓越。我們幫助全球最具創(chuàng)新性的企業(yè)推出投其客戶所好的出色產(chǎn)品，通過業(yè)界性能最佳、最豐富的工程仿真軟件產(chǎn)品組合幫助客戶解決最復(fù)雜的仿真難題，我們讓工程產(chǎn)品充分發(fā)揮想象的力量。歡迎與我們?nèi)?5個(gè)戰(zhàn)略部門的近3000名專業(yè)人士合作，共同在工程仿真和產(chǎn)品開發(fā)領(lǐng)域彰顯非凡！
展開 