馮諾依曼的案例
STM32屬于哈佛結構還是馮諾依曼結構？
現(xiàn)代的CPU基本上歸為馮諾伊曼結構（也稱普林斯頓結構）和哈佛結構。
馮洛伊曼結構就是我們所說的X86架構，而哈佛結構就是ARM架構。一個廣泛用于桌面端（臺式/筆記本/服務器/工作站等），一個雄踞移動領域，我們的手持設備（平板\手機用的大多就是他了）。
01
馮·諾依曼體系
馮·諾依曼體系結構圖如下：
馮·諾依曼體系的特點：
數(shù)據(jù)與指令都存儲在同一存儲區(qū)中，取指令與取數(shù)據(jù)利用同一數(shù)據(jù)總線。
被早期大多數(shù)計算機所采用。
ARM7——馮諾依曼體系結構簡單，但速度較慢，取指不能同時取數(shù)據(jù)。
馮·諾依曼結構也稱普林斯頓結構，是一種將程序指令存儲器和數(shù)據(jù)存儲器合并在一起的存儲器結構。程序指令存儲地址和數(shù)據(jù)存儲地址指向同一個存儲器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同，如英特爾公司的8086中央處理器的程序指令和數(shù)據(jù)都是16位寬。
馮.諾依曼結構處理器具有以下幾個特點：
必須有一個存儲器。
必須有一個控制器。
必須有一個運算器，用于完成算術運算和邏輯運算。
必須有輸入設備和輸出設備，用于進行人機通信。另外，程序和數(shù)據(jù)統(tǒng)一存儲并在程序控制下自動工作。
馮·諾依曼結構：
英特爾公司的8086。
英特爾公司的其他中央處理器。
展開 馮諾依曼瓶頸漸顯，未來的計算架構如何發(fā)展？
結論
基于憶阻器的架構在馮諾依曼瓶頸和摩爾定律時代之后展示了開發(fā)未來計算系統(tǒng)的巨大潛力。在短期內，憶阻器提供的高密度片上非易失性存儲器可以顯著提高傳統(tǒng)的基于馮諾依曼的計算系統(tǒng)的性能，并且可以找到從高性能機器學習系統(tǒng)到低性能的應用程序，用于物聯(lián)網(wǎng)的嵌入式芯片。器件技術和架構發(fā)展的進一步發(fā)展可能導致基于憶阻器的神經(jīng)形態(tài)計算系統(tǒng)的大規(guī)模實施。憶阻交叉開關提供了本機解決方案，以實現(xiàn)大規(guī)模并行和功率有效的矢量矩陣運算，這些運算構成了神經(jīng)形態(tài)運算的基礎。此外，精心設計的憶阻器設備可以模仿生物學對應的動力學。最終，我們期待一個基于憶阻器的通用內存計算平臺（圖5）。這個高效且可重新配置的計算平臺，稱之為內存處理單元，可以執(zhí)行不同的任務-數(shù)據(jù)存儲，算術，邏輯和神經(jīng)形態(tài)計算。可以說，基于憶阻器的存儲器處理單元等體系結構是計算范式的自然演化，遵循從中央處理單元到圖形處理單元的相同趨勢，轉向更細粒度和高度平行的結構（圖 5））。
圖5：計算系統(tǒng)的可能演變
從具有獨立處理器和內存（中央處理單元，CPU）的傳統(tǒng)架構開始，具有數(shù)千個較小內核和更快內存訪問的圖形處理單元（GPU）已成為當今數(shù)據(jù)密集型計算任務的主力。所提出的存儲器處理單元（MPU）架構將延續(xù)這一趨勢，并最終將最小顆粒的存儲器和邏輯完全共存 - 單個設備級別，以便有效處理各種計算任務。
最后，我們注意到生物學一直服務并將繼續(xù)作為開發(fā)實現(xiàn)低功耗和實時學習系統(tǒng)的方法的巨大靈感。然而，正如自然界中的鳥類可能激發(fā)了現(xiàn)代航空技術的靈感，我們最終在新的方向和能力方面邁進了更快的旅行，更大的承載能力和完全不同的加油要求。類似地，在計算中，現(xiàn)代應用程序需要超越自然界面臨的那些，例如搜索大型數(shù)據(jù)庫，有效地調度資源或解決高度耦合的微分方程組。
展開 Intel正在謀劃新架構，或顛覆X86和馮·諾依曼
這里很重要的一點是，英特爾這個巨頭擯棄X86架構（除了數(shù)據(jù)流的基本控制），讓計算的一大部分遠離嚴格定義的馮?諾依曼架構。所以，用可配置空間架構來形容這種新的計算方法可能更適合，也許應該將至強芯片視為其協(xié)處理器，而不是反過來。
不管怎樣，CSA的基本思路聽起來很簡單，但是用編譯器來實現(xiàn)可能很難，即便這確實看起來為處理各種工作負載的一大批計算引擎提供了幾乎無比廣闊的前景。送交阿爾貢國立實驗室（英特爾是該實驗室的主承包商）的第一代Aurora準百億億次系統(tǒng)在去年秋天被受挫后，我們采訪了英特爾企業(yè)和HPC部門的總經(jīng)理巴里?戴維斯（Barry Davis），暢談英特爾可能采用什么技術為阿爾貢國立實驗室制造系統(tǒng)，當時英特爾有意含糊其辭。不過CSA方面的信息倒與戴維斯說的相一致。
基本想法是，獲取程序的數(shù)據(jù)流圖（該圖由所有編譯器創(chuàng)建）；在處理成特定處理器的指令集、數(shù)據(jù)存儲和數(shù)據(jù)流之前，將該數(shù)據(jù)流直接放在一系列大規(guī)模并行計算元件及之間的互連件上。你可以將該數(shù)據(jù)流直接放在用硅蝕刻的靜態(tài)硬件上，而不是像FPGA那樣用Verilog或VHDL編寫語言來構建，所以別搞錯了“可配置”在這里的含義。
可配置部分是指，英特爾會有許多不同的CSA配置（可能數(shù)十種乃至數(shù)百種），針對具體應用的數(shù)據(jù)流，從以單精度和雙精度浮點運算為主的傳統(tǒng)模擬和建模，到結合使用不同精度的浮點和整數(shù)的機器學習，這取決于工作負載是訓練網(wǎng)絡還是由此而來的推理分類。這與英特爾對至強處理器采取的做法形成了對照，“Skylake”這一代至強處理器有三種版本，每種版本有10個、18個或28個核心，英特爾調整了核心數(shù)量和時鐘頻率，還調整了其他元件，出于市場對不同價位的需要。有了CSA，你想要激活該器件中盡可能多的底層元件，用正好夠用的資源來處理任何特定的工作負載。
展開 全球首顆模擬AI芯片，集成了RISC-V處理器
簡而言之，處理器無論速度有多快，在從內存中獲取數(shù)據(jù)時都必須處于空閑狀態(tài)，并且取決于傳輸速率——這就是所謂的馮諾依曼限制。因此，將計算和內存合并到單個設備中就成為了大家探索的解決方法，而模擬 AI 就消除了馮諾依曼瓶頸，從而顯著提高了性能。此外，由于沒有數(shù)據(jù)傳輸，任務可以在很短的時間內完成，并且消耗的能量也少得多。
每個 Mythic ACE 都配有一個數(shù)字子系統(tǒng)，包括 32 位 RISC-V 納米處理器、64KB SRAM、SIMD 矢量引擎和高吞吐量片上網(wǎng)絡 (NoC) 路由器。模擬矩陣處理器能夠以高達 25 TOPS 的速度提供高能效的 AI 推理。
“邊緣設備現(xiàn)在可以部署強大的 AI 模型，而不會面臨高功耗、熱管理和外形尺寸限制的挑戰(zhàn)，”該公司表示。
邊緣人工智能
Mythic 的主要重點是邊緣 AI 部署。該公司還在數(shù)據(jù)中心提供服務器級計算。企業(yè)可以使用邊緣 AI 來部署在邊緣設備上本地運行的ML 模型。然而，邊緣人工智能面臨一些挑戰(zhàn)：
低功耗：設備的功耗和相關熱量隨著更多功能和功能的添加而增加。有時，它們由功率預算有限的以太網(wǎng)供電 (PoE) 供電。即使在 0.5 或 2W 時，設備也需要表現(xiàn)出強大的性能。
不使用時功率應該接近于零，并且這些不同模式之間的切換應該快速而簡單。
小尺寸：在數(shù)據(jù)源運行的AI算法具有最小的延遲問題，并且不會因視頻壓縮而損失準確性；因此，不需要大型 PCIe 卡、大型散熱器或風扇。
展開 
為什么我們看不到外星人，可能因為他們的航天器太小
其核心創(chuàng)意基于馮·諾依曼機器的精彩思想：智慧生物可以向宇宙派出能夠自我復制的自動化機器來探索星系，而不必冒險親身前往。
如果想要制造真正的馮·諾依曼機器，需要解決的一個問題是，自我復制的功能需要原材料的供應，而且尚不清楚深空是否有足夠的合適行星或巖石天體。
為了便于討論，Osmanov縮小了探測器規(guī)模。納米級的航天器將不需要太多的材料，且可依靠漂浮在星際塵埃中的氫原子獲得能量。
理論上講，納米級的機器更加高效，可以在短短數(shù)年內成批復制。一旦遇到合適的環(huán)境，短短幾年內，它們就能復制出高達數(shù)萬億的水平。
但是這也給了我們發(fā)現(xiàn)它們的機會，Osmanov認為，納米航天器在飛行中會收集氫原子時會發(fā)出光線。如果我們朝正確的方向看去，應該就能看到它們正在編隊運動，從光譜的紅外波段里看起來就像是數(shù)公里寬的彗星。
人類常常會有這樣的念頭，可能存在其他形式的生命，但對于我們來說尚不可見，因為我們的技術還未達到相應的水平。
Osmanov的結果表明，如果人們檢測到一個極高光度的奇怪天體，可能就是發(fā)現(xiàn)了馮·諾依曼機器。
展開 ISA指令集：可重構處理器架構基礎
不同于傳統(tǒng)的馮諾依曼模型，它們是計算的另一種形式。
在傳統(tǒng)的馮諾依曼模型中，程序被表示為一系列指令和臨時變量。但在數(shù)據(jù)流模型中，程序被表示為數(shù)據(jù)流圖（DFG，dataflow graph），其中輸入數(shù)據(jù)的一部分是使用預定的操作數(shù)（predetermined operands）計算的，計算機中的數(shù)據(jù)根據(jù)所表示的圖一直「流動」到輸出，這一過程由類似圖形的硬件計算而來。值得注意的是，硬件本質上是并行的。
深度學習軟件到數(shù)據(jù)流圖映射的例子。圖源：Wave Computing — HotChips 2017
在 AI 加速器的背景下，執(zhí)行數(shù)據(jù)流有以下兩個優(yōu)勢：
深度學習應用程序是結構性的，因此有一個由應用程序層的層級結構決定的計算圖。所以，數(shù)據(jù)流圖已經(jīng)被放入代碼中。相比之下，馮諾依曼應用程序首先被序列化為一系列指令，這些指令隨后需要（重新）并行化以提供給處理器；
數(shù)據(jù)流圖是計算問題的架構不可知（architecturally-agnostic）表示。它抽象出所有源于架構本身的不必要的約束（例如，指令集支持的寄存器或操作數(shù)等），并且程序的并行性僅受計算問題本身的固有并行維度的限制，而不是受計算問題本身的并行維度限制。
展開 聚焦芯片：GPU,CPU,SOC,DSP,FPGA,ASIC,MCU,MPU，GPP，ECU等都是什么？
馮.諾依曼結構，哈弗結構和改進哈弗結構。了解一個芯片的結構核心是看它的總線布置和存儲器設計。
打個比方，假如芯片是一個“銀行”，這個銀行很小就兩個人。一個負責撥算盤（計算），其他它都不管。一個負責記錄文檔（存儲），把“算什么？”（數(shù)據(jù)）和“咋么算？”（程序）都完整的用文檔記錄下來，方便和撥算盤的人溝通。他們之間定義了一個溝通方式（一組總線），內容包括了“文檔從哪里取？放回哪里？”（尋址總線）和“文檔具體內容是什么？”（數(shù)據(jù)總線）兩大部分，換句話說，一組總線包括一個地址總線和一個數(shù)據(jù)總線。特別注意這里的總線上的“數(shù)據(jù)”對應著一份文檔，不要和文檔里 “算什么？”的這個數(shù)據(jù)概念混淆了。
客戶把原始的需求文檔（包含輸入數(shù)據(jù)和程序）交給負責記錄的人后，根據(jù)定義的溝通方式，和負責實際計算的人一起反復來回的傳遞文檔（拿程序指令，拿數(shù)據(jù)，返結果），最后把最終的計算結果通過記錄的人反饋給客戶。上面這種分工思路就是馮.諾依曼結構的核心，
關鍵的特點就是客戶只用和一個記錄人員溝通就行，再復雜的需求都可以一股腦的給一個人，剩下的都是他們之間的事。整個過程非常靈活，這也是馮.諾依曼結構的最大優(yōu)勢。
這種結構下程序指令存儲地址和數(shù)據(jù)存儲地址指向同一存儲器的不同物理位置，因此程序指令和數(shù)據(jù)的寬度相同。
但這種方式效率不高，因為記錄的人每個時刻只能干一件事，要么告訴撥算盤的人咋么算，要么告訴它算什么。
因此出現(xiàn)了哈佛結構，將程序指令和數(shù)據(jù)分開存儲，指令和數(shù)據(jù)可以有不同的數(shù)據(jù)寬度。采用了獨立的一組程序總線和一組數(shù)據(jù)總線。這就相當于原來2個人，現(xiàn)在三個人，記錄員分了個工，一個就負責記錄傳遞計算方法（程序），一個人就負責記錄傳遞計算內容（數(shù)據(jù)）。兩個人和撥算盤的人點對點溝通，但相互之間老死不往來。
展開 為什么汽車廠紛紛進軍芯片產(chǎn)業(yè)？ 背后是全球產(chǎn)業(yè)的大變局
CPU主要由控制器、運算器和寄存器三個部分構成，寄存器用于寄存指令，控制器負責從寄存器中提取指令，并進行譯碼，譯碼后交給運算器進行計算和執(zhí)行，最終計算結果再寫回寄存器，CPU遵循馮諾依曼構架，按照串行順序執(zhí)行，擅長于處理邏輯控制。
如果對CPU進行優(yōu)化和調整，發(fā)展出了GPU、DSP兩類常用的芯片。
GPU
（Graphics Processing Unit）， 也稱為圖像處理器，是一種由大量運算單元組成的并行計算構架，相比于CPU而言，GPU能同時處理多重并行的計算任務，十分有利于處理圖像。
DSP
（Digital Signal Processer） ，稱為數(shù)字信號處理器，它和CPU和GPU有很多相似的地方，最大的區(qū)別在于采用了哈佛結構，而非馮諾依曼結構，使得DSP能即時快速處理數(shù)字信號，不強調人機交互，不需要通信接口。
如果將CPU再往上發(fā)展一個級別，可以得到MCU。
MCU
（Micro Control Unit），微控制器，也稱為單片機。在CPU的基礎上，增加了存儲器RAM和ROM、計數(shù)器/定時器及I/O接口，將它們集成在一塊硅片，構成了小而完善的微型計算機系統(tǒng)，形成“芯片級別的芯片”，這是傳統(tǒng)汽車最為常用的芯片。
展開 信息產(chǎn)業(yè)革命新機遇——類腦芯片
一、類腦芯片的由來
目前，傳統(tǒng)的計算芯片主要基于馮?諾依曼結構。在這種結構中，計算模塊和存儲模塊是分開的。CPU在執(zhí)行命令時需要先從存儲單位讀取數(shù)據(jù)，這就產(chǎn)生延時及大量的功耗浪費。因此需要更為扁平化的結構能夠更快，更低功耗的處理問題。而人腦的神經(jīng)結構由于其強大的處理能力，動態(tài)可塑的性質，較低的能量消耗便成為了模擬對象，類腦芯片就此誕生。
馮?諾依曼結構
類腦芯片結構非常獨特，可以仿照人類大腦的信息處理方式進行感知、思考、產(chǎn)生行為。人腦中的突觸是神經(jīng)元之間的連接，具有可塑性，能夠隨所傳遞的神經(jīng)元信號強弱和極性調整傳遞效率，并在信號消失后保持傳遞效率。而模仿此類運作模式的類腦芯片便可實現(xiàn)數(shù)據(jù)并行傳送，分布式處理，并能夠以低功耗實時處理海量數(shù)據(jù)。
目前幾乎所有的人工智能系統(tǒng)都需要進行人工建模，轉化為計算問題進行處理再進行深度學習，而人腦卻可以自動感知，進行問題分析和求解，決策控制等。因此類腦芯片也有望形成有自主認知的水平，可自動形式化建模。
二、類腦芯片的產(chǎn)業(yè)化
追溯類腦芯片的真正落地，還要從TrueNorth說起。TrueNorth 是 IBM 潛心研發(fā)近 10 年的類腦芯片。美國 DARPA 計劃從 2008 年起就開始資助 IBM 公司研制面向智能處理的脈沖神經(jīng)網(wǎng)絡芯片。
2011年8月，IBM公司通過模擬大腦結構，首次研制出兩個具有感知認知能力的硅芯片原型，可以像大腦一樣具有學習和處理信息的能力。這兩顆類腦芯片原型均采用45納米絕緣體上硅CMOS工藝制作，包含256個神經(jīng)元和256個軸突(數(shù)據(jù)傳輸通道)。
展開 《先進材料》復旦大學超高速存儲器重要進展！
大數(shù)據(jù)、人工智能引領信息時代的飛速發(fā)展，傳統(tǒng)基于馮諾依曼計算機架構體系計算機運算速度無法與數(shù)據(jù)存儲速度相匹配，成為困擾當今信息技術發(fā)展的重要“存儲墻”問題。基于前期發(fā)表在《自然.納米技術》上的二維材料半浮柵存儲器成功將動態(tài)隨機存儲器的超快寫入速度特性和閃存的數(shù)據(jù)保持能力有效的結合，使得存儲器的數(shù)據(jù)寫入速度得到顯著提升，但二維半浮柵存儲器擦除速度滯后的的問題阻礙了其在準非易失性存儲器中的應用。
為了解決這一難題，近日，復旦大學微電子學院研究生栗敬俁在張衛(wèi)教授、周鵬教授指導下利用二維材料異質結精準轉移堆疊技術，結合對前階段二維半浮柵存儲器架構的總結和改進，利用橫向PN結對浮柵充放電實現(xiàn)電子的超高速寫入和擦除功能，成功將準非易失性存儲器的擦除速度提升到納秒級別，構造了對稱性的40納秒超快寫入擦除操作，優(yōu)化了準非易失性存儲器性能，獲得了準非易失存儲器在擦除速度上的重要突破。相關成果發(fā)表在《先進材料》（Advanced Materials）。
展開 主流芯片架構即將變天！
但你現(xiàn)在會在越來越多的應用中看到他們，最終他們會挑戰(zhàn)傳統(tǒng)的馮諾依曼架構。神經(jīng)元計算會成為主流，這是我們在提高計算效率、降低成本并提高移動性和互聯(lián)性方面的一大步。”
來源：本文由 CSDN 翻譯自「Semiconductor Engineering」
數(shù)字信號處理
9 數(shù)字信號處理器的架構
數(shù)字信號處理器具有各種架構，組件如下：
10 馮·諾依曼建筑
下面是馮·諾依曼的架構
馮·諾依曼的架構由單個存儲器和單個總線組成，用于將數(shù)據(jù)傳入和傳出 數(shù)字信號處理器的 CPU（中央處理器）。它由 3 個基本單元組成，稱為 ISA（指令集架構）。
? 中央處理器 （CPU）：CPU 由控制單元、主內存單元（寄存器）和算術邏輯單元等 3 個基本單元組成。CPU 是系統(tǒng)的主要部分，它由分析輸入、數(shù)據(jù)存儲和生成輸出所需的每個組件組成。計算機程序的 CPU 進程指令，指導它在系統(tǒng)中分析哪些數(shù)據(jù)。
? 主內存單元（寄存器）：寄存器用于由計算機內存的 CPU 單元處理，該內存需要接受、存儲和發(fā)送數(shù)據(jù)和指令。要確定主內存單元中的寄存器，需要 CPU 來定義處理器寄存器。在主存儲單元的架構中，需要寄存器來有效地處理程序執(zhí)行，其操作和寄存器被定義為高速內存。
? 輸入/輸出設備：通過輸入的 CPU 指令將數(shù)據(jù)從輸入設備讀取到主內存。通過使用輸出組件，數(shù)據(jù)是從計算機生成的。如果計算機評估并存檔的結果很少，通過使用輸出組件，我們可以將它們呈現(xiàn)給用戶。
11 哈佛建筑
下面給出的是哈佛架構
Harvard Architecture 由不同的存儲和不同的總線組成，用于處理數(shù)據(jù)和指令。這是一種計算機架構，旨在解決馮·諾依曼架構的局限性。哈佛架構的主要優(yōu)點是數(shù)據(jù)和指令都有單獨的總線，因此 CPU 可以同時檢索讀取或寫入數(shù)據(jù)和指令。
它由下面提到的架構中的以下組件組成：
巴士
? 數(shù)據(jù)總線：它傳達與處理器、主內存和輸入或輸出設備一起包含的信息。
? 數(shù)據(jù)地址總線：它將數(shù)據(jù)地址從處理器傳輸?shù)街鞔鎯ζ鳌?? 指令總線：它傳達與處理器、主存儲器和輸入或輸出設備一起包含的指令。
展開 AI芯片新機遇 —— ISSCC 2019 人工智能芯片技術前瞻
所謂存內計算，就是在馮諾依曼瓶頸出現(xiàn)的今天，將處理器和存儲器融合在一起，有效地避免受制于通信帶寬而導致的系統(tǒng)性能的下降。
今年的ISSCC后，小編還一度吐槽了一下存內計算（不以非馮為目的AI存儲器都是耍流氓？）。然而歷史的潮流總不會因為某些人的表演而停下。這不，ISSCC 2019首次出現(xiàn)了超過1Mb容量的RRAM存內計算（神馬是RRAM，請點擊RAM的前世，今生，與未來），并可以實現(xiàn)多比特的CNN。相比于去年的單比特SRAM為主的設計，可以說該設計才是真正為突破馮諾伊曼瓶頸帶來了曙光。
另外，本次入圍ISSCC的大陸文章中，有兩篇皆為面向人工智能應用的存內計算設計，分別是來自清華大學的可變精度超高能效加速器：
以及來自東南大學與清華大學合作的“三明治”RAM，如果小編沒有猜錯BWN指的是Binary Weight Network， 即weight是2進制的架構：
值得指出的是，存內計算不僅出現(xiàn)在machine learning領域，在處理器的其他應用領域被應用了起來，比如圖論（離散數(shù)學處理器？）等場合。
機器人帶來的新機遇
除去存內計算，ISSCC 2019還給AI芯片指了一條新路。縱觀幾個AI芯片session，一個過去不曾出現(xiàn)但是今年開始不斷被重復的詞——Robot/Robotics。
展開 基于富勒烯浮柵層的雙極型柔性突觸晶體管
【引言】
與經(jīng)典的馮諾依曼體系結構相比，具有低功耗，高存儲效率和良好容錯性的神經(jīng)形態(tài)計算引起了人們的極大關注。在神經(jīng)系統(tǒng)中，1015個大腦皮層神經(jīng)元之間龐大的連接網(wǎng)絡對其高效的數(shù)據(jù)處理能力至關重要。突觸是神經(jīng)系統(tǒng)中信號傳遞和調節(jié)的基本單位，其中神經(jīng)信號從突觸前膜沿著突觸間隙傳遞到突觸后膜。受到這種有潛力的生物學功能的啟發(fā)，具有橫向和縱向導電通道的浮柵存儲晶體管被提出來模擬生物突觸的信號傳遞以及學習過程。然而絕大多數(shù)晶體管都是單極型電荷捕獲，同時具有較大的操作電壓以及很高的能耗。因此，開發(fā)簡單溶液法制備的低操作電壓的雙極型突觸晶體管不僅能大大減少集成能耗，還能提高突觸權重可調節(jié)范圍。
【成果簡介】
深圳大學周曄研究員和韓素婷副教授等在柔性場效應晶體管中第一次采用簡單的溶液法制備的C60和PMMA的混合體系作為浮柵層和隧穿層，系統(tǒng)性研究柔性晶體管在不同形貌下的電學性質，包括窗口，開關比，保持時間以及耐力屬性等等，同時成功模擬了生物突觸的多種學習與記憶功能，對今后有機突觸晶體管的開發(fā)有一定的指導和借鑒意義。
相應工作以“Gate-Tunable Synaptic Plasticity through Controlled Polarity of Charge Trapping in Fullerene Composites”為題，發(fā)表在Advanced Functional Materials (2018, 1805599)上，共同第一作者為深圳大學高等研究院研究生任意及電子科學與技術學院本科生楊嘉欽。
展開 摩爾定律謝幕，芯片的未來在哪？
自從馮·諾依曼結構在上世界四十年代被提出之后，我們一直圍繞著馮·諾依曼計算機和各種各樣的計算機異構加速器進行研究，摩爾定律將要謝幕，我們正處于硅基和馮·諾伊曼時代的尾聲。所以，我們應該考慮更深遠的東西，為計算機的新的架構探索更深層次的理論。
