模擬數(shù)字電路的仿真的案例
集成了光電二極管、模擬電路和數(shù)字信號處理器的數(shù)字式環(huán)境光傳感器
數(shù)字式環(huán)境光傳感器的工作原理基于光電效應(yīng)，通過感光元件將光線強度轉(zhuǎn)換為數(shù)字信號進(jìn)行處理。
數(shù)字式環(huán)境光傳感器主要采用光電二極管或半導(dǎo)體材料作為感光元件。當(dāng)光線照射到這些材料表面時，光子激發(fā)電子躍遷，產(chǎn)生與光線強度成正比的光電流。例如，光電二極管的電流大小直接反映入射光線強度。
信號處理流程：
光敏轉(zhuǎn)換?：光線強度變化引發(fā)感光元件（如光電二極管）的電流變化，該電流與光線強度呈線性關(guān)系。
信號放大與轉(zhuǎn)換?：通過電路將微弱電流信號放大，并轉(zhuǎn)換為數(shù)字信號或模擬電壓，便于微控制器讀取。
自動調(diào)節(jié)?：數(shù)字信號被用于控制設(shè)備（如手機(jī)屏幕）的亮度，實現(xiàn)自動亮度調(diào)節(jié)功能。
由工采網(wǎng)代理的WH11867UF是一種光數(shù)轉(zhuǎn)換器，它結(jié)合了光電二極管、電流放大器、模擬電路和數(shù)字信號處理器。電源需要確保VDD旋轉(zhuǎn)率至少為0.5V/ms。WH11867UF具有電源開啟復(fù)位功能。當(dāng)VDD在室溫下低于1.4V時，集成電路將自動重置。然后以需求轉(zhuǎn)換速率返回電源，并將寄存器寫入所需的值。
環(huán)境光傳感器（ALS）內(nèi)置了一個抑制紅外光譜的濾光片，并提供了一個接近人眼反應(yīng)的光譜。肌萎縮性側(cè)索硬化癥可以從黑暗到陽光直射，可選擇的檢測范圍約為40 dB。雙通道輸出（人眼），因此在不同的光條件下具有良好的光比。ALS在不同光照條件下具有良好的光比。
在時鐘（SCL）陷入LOW的情況下，如果您的I2C設(shè)備有HW重置輸入，優(yōu)先程序使用HW重置信號重置總線。如果I2C設(shè)備沒有硬件復(fù)位輸入，則循環(huán)供電至設(shè)備，以激活強制性的內(nèi)部通電復(fù)位（POR）電路。如果數(shù)據(jù)線（SDA）卡低，主線應(yīng)發(fā)送9個時鐘脈沖。保持總線低的設(shè)備應(yīng)該在這9個時鐘內(nèi)的某個時候釋放它。
展開 盤點最受熱捧的電路分析仿真軟件有哪些（轉(zhuǎn)）
學(xué)電子的同學(xué)都知道，電路分析仿真軟件的重要性，電源需要FPGA/CPLD也需要，高頻方面的設(shè)計更是離不開。當(dāng)然，電路分析仿真軟件非常多，今天就給大家搜羅了一下電路分析仿真軟件，盤點最受熱捧的電路分析仿真軟件。
推薦一：電子電路設(shè)計與仿真工具包括SPICE/PSPICE；EWB；Matlab；SystemView；MMICAD
（1）SPICE（Simulation Program with Integrated Circuit Emphasis）
由美國加州大學(xué)推出的電路分析仿真軟件，是20世紀(jì)80年代世界上應(yīng)用最廣的電路設(shè)計軟件，1998年被定為美國國家標(biāo)準(zhǔn)。1984年，美國MicroSim公司推出了基于SPICE的微機(jī)版PSPICE（Personal—SPICE）。現(xiàn)在用得較多的是PSPICE6.2，可以說在同類產(chǎn)品中，它是功能最為強大的模擬和數(shù)字電路混合仿真EDA軟件，在國內(nèi)普遍使用。最新推出了PSPICE9.1版本。它可以進(jìn)行各種各樣的電路仿真、激勵建立、溫度與噪聲分析、模擬控制、波形輸出、數(shù)據(jù)輸出、并在同一窗口內(nèi)同時顯示模擬與數(shù)字的仿真結(jié)果。無論對哪種器件哪些電路進(jìn)行仿真，都可以得到精確的仿真結(jié)果，并可以自行建立元器件及元器件庫。
（2）EWB(Electronic Workbench)軟件
InterActive ImageTechnologies Ltd 在20世紀(jì)90年代初推出的電路仿真軟件。目前普遍使用的是EWB5.2，相對于其它EDA軟件，它是較小巧的軟件（只有16M）。但它對模數(shù)電路的混合仿真功能卻十分強大，幾乎100%地仿真出真實電路的結(jié)果，并且它在桌面上提供了萬用表、示波器、信號發(fā)生器、掃頻儀、邏輯分析儀、數(shù)字信號發(fā)生器、邏輯轉(zhuǎn)換器和電壓表、電流表等儀器儀表。它的界面直觀，易學(xué)易用。
展開 干貨｜數(shù)字電路器件——門電路——與門電路、或門電路、非門電路及實例
門電路是數(shù)字電路中最基本的邏輯單元。它可以使輸出信號與輸入信號之間產(chǎn)生一定的邏輯關(guān)系。在數(shù)字電路中，信號大都是用電位（電平）高低兩種狀態(tài)表示，利用門電路的邏輯關(guān)系可以實現(xiàn)對信號的轉(zhuǎn)換。
最基本的門電路有與門電路，或門電路，非門電路等。
與門電路
與門電路是指只有在一件事情的所有條件都具備時，事情才會發(fā)生。
與門電路的基本結(jié)構(gòu)和邏輯符號見下圖：
在與門電路功能示意圖中，只有在開關(guān)A和B都閉合時，燈才會亮，如果A和B中任意一個處于開路狀態(tài)，燈就不會亮。
與門電路的真值表見下圖：
由二極管和電阻器構(gòu)成的與門電路見下圖：
圖中A，B為兩個輸入變量，F(xiàn)為輸出變量，當(dāng)A,B均為高電平，F(xiàn)為高電平，A,B只要有一個為低電平，F(xiàn)就為低電平。
或門電路
或門電路是指只要有一個或一個以上條件滿足時，事情就會發(fā)生。
展開 集光電二極管、電流放大器、模擬電路和數(shù)字信號處理器于一體的顏色傳感器-WH3620
由工采網(wǎng)代理的WH3620是一款集成了光電二極管、電流放大器、模擬電路與數(shù)字信號處理器的光頻轉(zhuǎn)換器，它能夠同時輸出紅、綠、藍(lán)、白及紅外光（RGBW-IR）五個通道的數(shù)據(jù)，具備高精度、低功耗、高動態(tài)范圍等特點，適用于多種光照環(huán)境下的色溫與照度測量，實現(xiàn)對環(huán)境光的全面感知；使設(shè)備不再只是“感知光線強弱”，而是能夠“識別光源類型”、“判斷色溫變化”、“還原真實色彩”。
WH3620數(shù)字RGBW-IR顏色傳感器，支持紅、綠、藍(lán)、白（RGBW）及紅外光（IR）的多通道并行傳感，可實時輸出各通道數(shù)據(jù)，在不同光照條件（如白光LED、CWF、TL84、D65、光源A等）提供精準(zhǔn)的LUX照度、CCT色溫及紅外環(huán)境感知能力，為智能設(shè)備提供優(yōu)質(zhì)光感方案。
智能顯示應(yīng)用場景：自適應(yīng)、護(hù)眼與色彩保真:?
一、自適應(yīng)亮度與色溫（True Tone）?：
實時環(huán)境光分析?：通過RGBW通道精確檢測環(huán)境光的亮度與色溫，設(shè)備可依據(jù)此數(shù)據(jù)，動態(tài)調(diào)整屏幕背光強度和色溫，使得顯示屏內(nèi)容在不同光照環(huán)境下（如暖光室內(nèi)、冷白辦公室、戶外日光）始終保持適宜的觀看舒適度，畫面色彩保持一致性。
?藍(lán)光過濾與護(hù)眼?：在低色溫（暖色調(diào)）環(huán)境或夜間，傳感器數(shù)據(jù)可驅(qū)動系統(tǒng)減少高能藍(lán)光的輸出，自動開啟或加強護(hù)眼模式，有效減輕長時間觀看帶來的視覺疲勞。
二、專業(yè)色彩還原與白平衡?：
相機(jī)與成像設(shè)備?：WH3620為智能手機(jī)、數(shù)碼相機(jī)等設(shè)備的相機(jī)模組提供精準(zhǔn)的CCT數(shù)據(jù)。這能幫助相機(jī)系統(tǒng)進(jìn)行?正確的自動白平衡和曝光控制?，確保在各種復(fù)雜光照條件下，拍攝出的照片和視頻色彩還原逼真，不會偏色。
高端顯示器校準(zhǔn)?：對于專業(yè)顯示器、筆記本電腦和電視，可連續(xù)監(jiān)控環(huán)境光色度，幫助系統(tǒng)進(jìn)行?智能色彩校正?，確保顯示內(nèi)容色彩的準(zhǔn)確性、一致性。
展開 
干貨｜漫畫描述數(shù)字電路之時序電路
這種動作的觸發(fā)器被稱為D觸發(fā)器，具有在時鐘上升瞬間，保持（記憶）輸入狀態(tài)的功能，是一種時鐘同步時序電路。
D觸發(fā)器是時序電路的基本元件，用途廣泛，D觸發(fā)器的多級組合，可以做成移位寄存器、分頻電路等，也可用于CPU內(nèi)部的寄存器等。
4SRAM是觸發(fā)器構(gòu)成的嗎？
觸發(fā)器可以記憶H或L，1位的信息，大量排列觸發(fā)器，并使之具有可選擇性后，就可以構(gòu)成SRAM。
由于SRAM的輸入輸出速度比DRAM和閃存的訪問速度高得多，所以，常用作CPU的緩存和寄存器。
盡管我們這樣說，實際上CPU中內(nèi)置的存儲器或寄存器并非使用的是RS觸發(fā)器這樣的邏輯門。
由于使用邏輯門，會使電路規(guī)模變大，所以，一般使用4到6個FET，再經(jīng)過優(yōu)化構(gòu)成存儲器的1位（圖A）。
圖A：SRAM的基本電路
5時鐘同步電路的必要性
我們分兩次，組合電路和時序電路，對邏輯電路的基礎(chǔ)進(jìn)行了講解，實際上，在設(shè)計邏輯電路時，有很多應(yīng)該注意的事項，其中特別重要的就是關(guān)于時鐘同步電路的注意事項。
在組合電路中，微小的信號傳輸遲延，都有可能造成輸出毛刺，盡管毛刺是一個極其短暫的信號，但也可以引起邏輯電路的誤動作，為了回避這個問題，就要使用時鐘同步電路。
圖10：時鐘同步電路的思路
圖10給出了時鐘同步電路的概要，如圖所示，其構(gòu)造是在FF（觸發(fā)器）之間夾著組合電路，毛刺是組合電路在輸出穩(wěn)定之前，輸出的短暫信號。
因此，在組合電路輸出穩(wěn)定以后，再改變時鐘，用觸發(fā)器保持這個輸出，就可以回避這種誤動作了。
展開 電路板或芯片的小球跌落仿真模擬
因此，使用ANSYS仿真來對小球跌落進(jìn)行模擬，是非常有意義的。
本文簡要介紹小球跌落試驗模擬所用的模塊和使用流程，希望對大家有幫助。
一、使用ANSYS Explicit模塊進(jìn)行分析；
二、創(chuàng)建結(jié)構(gòu)模型，包括PCB基板，芯片，以及塑封料。模型的建立過程略去；
三、確定部件材料，因為是示例，所以從ANSYS材料庫中選了EPOXY，Silicon，F(xiàn)R-4等材料參數(shù)。
四、確定接觸屬性，選擇Frictionless；
五、網(wǎng)格設(shè)置；
六、小球跌落速度設(shè)置為1m/s；
七、約束條件的設(shè)置，設(shè)置為底部固定約束，如果更進(jìn)一步模擬實際情況，還需根據(jù)實際實驗來修改；
八、計算過程中的設(shè)置，設(shè)定終止時間為0.00015s，根據(jù)計算需求和計算能力，也可更改；
九、計算并查看芯片的應(yīng)力的結(jié)果，因為重點在于芯片是否會被小球跌落損壞。
Die_ball_drop.avi
十、由下圖看出，小球底部的芯片區(qū)域，應(yīng)力是最大的。由于設(shè)置的計算時間比較短，速度也比較低，因此應(yīng)力并不大。
通過以上計算，可以調(diào)整不同的材料參數(shù)，以及更細(xì)化一些的疊層結(jié)構(gòu)設(shè)計來優(yōu)化落球的結(jié)果。從而對芯片封裝結(jié)構(gòu)的設(shè)計起到非常重要的指導(dǎo)作用。
以上僅為示例，還希望各位專家同行多多指點。
展開 數(shù)字孿生之操作系統(tǒng)、算法、仿真模擬解析
目錄
數(shù)字孿生之操作系統(tǒng)、算法、仿真模擬解析
（一）數(shù)字孿生系統(tǒng)介紹
1-1 數(shù)字孿生系統(tǒng)組成
1-2 數(shù)字孿生的三個核心要素
（二）數(shù)字孿生計算機(jī)操作系統(tǒng)
2-1 數(shù)字孿生對操作系統(tǒng)有什么要求
2-2 數(shù)字孿生系統(tǒng)的實時性、低延遲
2-3 支持數(shù)字孿生的操作系統(tǒng)
（三）建模和算法，及仿真軟件
3-1對物理實體建模的關(guān)鍵數(shù)據(jù)來源
3-2 數(shù)字孿生主要環(huán)節(jié)涉及的計算
3-3 數(shù)字孿生如何通過算法，創(chuàng)建模型
3-4 數(shù)值模擬的常用算法
3-5 建模與仿真軟件工具
3-6對數(shù)據(jù)過程分析或控制的軟件工具
3-7 數(shù)字孿生的仿真模擬計算，對時間要求
3-8 通過仿真模擬/建模，怎么去改變物理實體
3-9 如果仿真模擬計算量太大，怎么加速？
展開 【知識分享】晶振決定數(shù)字電路的生與死
晶振，在板子上看上去一個不起眼的小器件，但是在數(shù)字電路里，就像是整個電路的心臟。數(shù)字電路的所有工作都離不開時鐘，晶振的好壞，晶振電路設(shè)計的好壞，會影響到整個系統(tǒng)的穩(wěn)定性。所以更多的了解晶振，選擇好系統(tǒng)使用的晶振，對數(shù)字電路來說是決定成敗的第一步。
我們目前常說的晶振都是石英晶體振蕩器或者石英晶體諧振器的簡稱。他們都是利用石英晶體的壓電效應(yīng)制作而成。在石英晶體的兩個電極上施加電場會使晶體產(chǎn)生機(jī)械變形，反之，如果在晶體兩側(cè)施加機(jī)械壓力就會在晶體上產(chǎn)生電場。并且，這兩種現(xiàn)象是可逆的。利用這種特性，在晶體的兩側(cè)施加交變電壓，晶片就會產(chǎn)生機(jī)械振動，同時產(chǎn)生交變電場。這種震動和電場一般都很小，但是在某個特定頻率下，振幅會明顯加大，這就是壓電諧振，和我們常見到的LC回路諧振有些類似。
下圖是晶振的電氣等效電路和電抗頻率特性曲線圖：
從圖中可以看出，當(dāng)LCR這個支路發(fā)生串聯(lián)諧振的時候，其串聯(lián)諧振頻率為fs，其計算公式和普通的串聯(lián)諧振計算公式一樣：
當(dāng)頻率繼續(xù)提高，高于fs時，LCR支路呈感性，這樣和C0產(chǎn)生并聯(lián)諧振，并聯(lián)諧振頻率fp，其計算公式為：
其中由于晶振的特性，C遠(yuǎn)小于C0，所以fp和fs的值非常接近。通過電抗頻率特性曲線圖可以看出來，在這個狹窄的頻率范圍內(nèi)，晶振整體表現(xiàn)出感性，這樣只需要在晶振外部并聯(lián)合適的電容，就可以組成并聯(lián)諧振電路。然后把這個并聯(lián)諧振電路加到負(fù)反饋電路中就可以構(gòu)成正弦波振蕩電路。這個合適的電容就是晶振的負(fù)載電容。
上圖就是一個常見的晶振振蕩電路，晶振和C1、C2組成并聯(lián)諧振回路，接到芯片的管腳上，芯片內(nèi)部的反相放大器和Rf組成負(fù)反饋回路，R1用來限制流入 晶振的電流。有些芯片會把Rf和R1集成到器件中，這樣就降低了電路設(shè)計的難度。
展開 數(shù)字電路集成設(shè)計
隨著集成電路復(fù)雜程度的不斷提高，單個芯片容納器件的數(shù)量急劇增加，其設(shè)計工具也由最初的手工繪制轉(zhuǎn)為計算機(jī)輔助設(shè)計（CAD），相應(yīng)的設(shè)計工具根據(jù)市場需求迅速發(fā)展，出現(xiàn)了專門的EDA工具供應(yīng)商。目前，EDA主要市場份額為美國的Cadence、Synopsys和Mentor等少數(shù)企業(yè)所壟斷。中國華大集成電路設(shè)計中心是國內(nèi)唯一一家EDA開發(fā)和產(chǎn)品供應(yīng)商。
（2）制造工藝與相關(guān)設(shè)備。集成電路加工制造是一項與專用設(shè)備密切相關(guān)的技術(shù)，俗稱“一代設(shè)備，一代工藝，一代產(chǎn)品”。在集成電路制造技術(shù)中，最關(guān)鍵的是薄膜生成技術(shù)和光刻技術(shù)。光刻技術(shù)的主要設(shè)備是曝光機(jī)和刻蝕機(jī)，目前在130nm的節(jié)點是以193nmDUV（Deep Ultraviolet Lithography）或是以光學(xué)延展的248nmDUV為主要技術(shù)，而在l00nm的節(jié)點上則有多種選擇：157nm DIJV、光學(xué)延展的193nm DLV和NGL.在70nm的節(jié)點則使用光學(xué)延展的157nm DIJV技術(shù)或者選擇NGL技術(shù)。到了35nm的節(jié)點范圍以下，將是NGL所主宰的時代，需要在EUV和EPL之間做出選擇。此外，作為新一代的光刻技術(shù)，X射線和離子投影光刻技術(shù)也在研究之中。
（3）測試。由于系統(tǒng)芯片（SoC）的測試成本幾乎占芯片成本的一半，因此未來集成電路測試面臨的最大挑戰(zhàn)是如何降低測試成本。結(jié)構(gòu)測試和內(nèi)置自測試可大大縮短測試開發(fā)時間和降低測試費用。另一種降低測試成本的測試方式是采用基于故障的測試。在廣泛采用將不同的IP核集成在一起的情況下，還需解決時鐘異步測試問題。另一個要解決的問題是提高模擬電路的測試速度。
（4）封裝。電子產(chǎn)品向便攜式/小型化、網(wǎng)絡(luò)化和多媒體化方向發(fā)展的市場需求對電路組裝技術(shù)提出了苛刻需求，集成電路封裝技術(shù)正在朝以下方向發(fā)展：
①裸芯片技術(shù)。
展開 干貨 | 數(shù)字電路最常見的17個問題總結(jié)
組合邏輯電路最大延遲為T2max，最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件？
T3setup>T+T2max,T3hold>T1min+T2min
12 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q，還有 clock的delay，寫出決定最大時鐘的因素，同時給出表達(dá)式
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay;
13 說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點
靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。
它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內(nèi)存較少，不僅可以對芯片設(shè)計進(jìn)行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。
動態(tài)時序模擬就是通常的仿真，因為不可能產(chǎn)生完備的測試向量，覆蓋門級網(wǎng)表中的每一條路徑。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序問題。
14 一個四級的Mux，其中第二級信號為關(guān)鍵信號，如何改善timing
關(guān)鍵：將第二級信號放到最后輸出一級輸出，同時注意修改片選信號，保證其優(yōu)先級未被修改。
15 為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？
和載流子有關(guān)，P管是空穴導(dǎo)電，N管電子導(dǎo)電，電子的遷移率大于空穴，同樣的電場下，N管的電流大于P管，因此要增大P管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電放電的時間相等。
展開 干貨 | 數(shù)字電路最常見的17個問題總結(jié)
組合邏輯電路最大延遲為T2max，最小為T2min。問，觸發(fā)器D2的建立時間T3和保持時間應(yīng)滿足什么條件？
T3setup>T+T2max,T3hold>T1min+T2min
12 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q，還有 clock的delay，寫出決定最大時鐘的因素，同時給出表達(dá)式
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay;
13 說說靜態(tài)、動態(tài)時序模擬的優(yōu)缺點
靜態(tài)時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。
它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內(nèi)存較少，不僅可以對芯片設(shè)計進(jìn)行全面的時序功能檢查，而且還可利用時序分析的結(jié)果來優(yōu)化設(shè)計，因此靜態(tài)時序分析已經(jīng)越來越多地被用到數(shù)字集成電路設(shè)計的驗證中。
動態(tài)時序模擬就是通常的仿真，因為不可能產(chǎn)生完備的測試向量，覆蓋門級網(wǎng)表中的每一條路徑。因此在動態(tài)時序分析中，無法暴露一些路徑上可能存在的時序問題。
14 一個四級的Mux，其中第二級信號為關(guān)鍵信號，如何改善timing
關(guān)鍵：將第二級信號放到最后輸出一級輸出，同時注意修改片選信號，保證其優(yōu)先級未被修改。
15 為什么一個標(biāo)準(zhǔn)的倒相器中P管的寬長比要比N管的寬長比大？
展開 
FPGA/CPLD數(shù)字電路原理解析
即使樣機(jī)或仿真結(jié)果沒有顯示出靜態(tài)險象，但實際上仍然可能存在著危險。通常，我們不應(yīng)該用多級組合邏輯去鐘控PLD設(shè)計中的觸發(fā)器。圖7給出一個含有險象的多級時鐘的例子。時鐘是由SEL引腳控制的多路選擇器輸出的。多路選擇器的輸入是時鐘（CLK）和該時鐘的2分頻 （DIV2）。由圖7 的定時波形圖看出，在兩個時鐘均為邏輯1的情況下，當(dāng)SEL線的狀態(tài)改變時，存在靜態(tài)險象。險象的程度取決于工作的條件。 多級邏輯的險象是可以去除的。
圖7 有靜態(tài)險象的多級時鐘
圖8給出圖7電路的一種單級時鐘的替代方案。圖中SEL引腳和DIV2信號用于使能D觸發(fā)器的使能輸入端，而不是用于該觸發(fā)器的時鐘引腳。采用這個電路并不需要附加PLD的邏輯單元，工作卻可靠多了。 不同的系統(tǒng)需要采用不同的方法去除多級時鐘，并沒有固定的模式。
圖8 無靜態(tài)險象的多級時鐘
行波時鐘
另一種流行的時鐘電路是采用行波時鐘，即一個觸發(fā)器的輸出用作另一個觸發(fā)器的時鐘輸入。如果仔細(xì)地設(shè)計，行波時鐘可以象全局時鐘一樣地可靠工作。然而，行波時鐘使得與電路有關(guān)的定時計算變得很復(fù)雜。行波時鐘在行波鏈上各觸發(fā)器的時鐘之間產(chǎn)生較大的時間偏移，并且會超出最壞情況下的建立時間、保持時間和電路中時鐘到輸出的延時，使系統(tǒng)的實際速度下降。
用計數(shù)翻轉(zhuǎn)型觸發(fā)器構(gòu)成異步計數(shù)器時常采用行波時鐘，一個觸發(fā)器的輸出鐘控下一個觸發(fā)器的輸入，參看圖9同步計數(shù)器通常是代替異步計數(shù)器的更好方案，這是因為兩者需要同樣多的宏單元而同步計數(shù)器有較快的時鐘到輸出的時間。圖10給出具有全局時鐘的同步計數(shù)器，它和圖9功能相同，用了同樣多的邏輯單元實現(xiàn)，卻有較快的時鐘到輸出的時間。幾乎所有PLD開發(fā)軟件都提供多種多樣的同步計數(shù)器。
展開 汽車四化系列論壇——第三屆數(shù)字化,網(wǎng)聯(lián)化與自動駕駛模擬仿真技術(shù)高峰論壇
第三屆
汽車四化系列論壇
數(shù)字化,網(wǎng)聯(lián)化與自動駕駛模擬仿真技術(shù)高峰論壇
2020年12月11-12日 上海嘉定藍(lán)宮大酒店
伴隨著智能汽車的浪潮，軟件在汽車中的占比和重要性提升，推動者網(wǎng)聯(lián)化、智能化、電動化和共享化等技術(shù)創(chuàng)新，“軟件定義汽車”深入人心。
【原創(chuàng)分享】數(shù)字邏輯電路之邏輯門或邏輯
同樣的或門也有集成芯片組成，當(dāng)我們將COMS電路進(jìn)行集成，然后將其塑封，那么就成了集成數(shù)字邏輯芯片，以為例74ls系列為例進(jìn)行講解
如圖所示：
其中以74LS10為例的話，如圖所示這是其芯片的封裝形式。
內(nèi)部電路如圖所示：
這個或門芯片為3輸入芯片，可以看到其有3個輸入一個輸出，另外一般以數(shù)字邏輯芯片的話其電源與地的關(guān)系為，左上為電源，右下為地。這個在目前的邏輯芯片中是不會改變的。
這就是有關(guān)或門芯片的基本介紹，那么具體的應(yīng)用需要在我們數(shù)字邏輯電路才能展示出來。
|本文凡億教育原創(chuàng)技術(shù)文章，轉(zhuǎn)載請注明來源
展開 如何用數(shù)字萬用表測量帶電電路的通斷？
萬用表的電阻檔不能流過一定的電流，不然會燒掉萬用表，所以很多人的概念中，只要電路處于帶電狀態(tài)，是不能利用萬用表電阻檔來直接測量帶電電路通斷的，實際上在帶電狀態(tài)中，某些條件下依然可以利用萬用表電阻檔來測量帶電電路，只是操作要小心而已，因為一段導(dǎo)體或者負(fù)載要流過電流，本質(zhì)是兩端要有電壓，而電壓是電位的相對差值，如果只是有電勢，不存在差值，同樣不會產(chǎn)生電流的，
圖片來源于：網(wǎng)絡(luò)
看一下這張簡單的圖紙，這是一個開關(guān)控制一盞燈的回路，兩端施加了我們常見的220伏單相交流220伏電壓，這時候，如果直接使用萬用表的電阻檔來測量火線和零線之間的通斷，肯定是要不得的，一定會燒萬用表的。
圖片來源于：網(wǎng)絡(luò)
比如上圖這樣，直接用萬用表的紅筆和黑筆去碰圖中的L和N線，只會燒掉萬用表，一定不能做這個動作了。這個地方，只能用萬用表的交流電壓檔來測量，看看火線和零線之間是否有電壓。
我們另外看開關(guān)的地方，也就是1和2腳兩端。
圖片來源于：網(wǎng)絡(luò)
直接用數(shù)字萬用表的交流電壓檔測量開關(guān)1和2腳的兩端，如果開關(guān)處于斷開狀態(tài)，這樣在開關(guān)兩端是會有220伏左右的壓差的，這樣萬用表的顯示如上圖，也就是帶電的電路處于斷開狀態(tài)，萬用表上顯示出來220伏左右的交流電壓（實際可能有偏差，或者電壓有波動，所以表顯示218）。
圖片來源于：網(wǎng)絡(luò)
如果開關(guān)閉合了，同樣利用萬用表的交流電壓檔測量開關(guān)的1和2端，看上圖，萬用表顯示是0伏，如果考慮到一些偏差或者干擾問題，可能會有一些小點的電壓值跳動，這種情況可以基本上判斷這個帶電的回路是接通的，但是只能做為參考，為了進(jìn)一步驗證這個結(jié)果，可以繼續(xù)進(jìn)行下一步動作。
展開 