模擬與數字電路的案例
ADC數字地DGND、模擬地AGND的謎團！
數字和模擬設計工程師傾向于從不同角度對待混合信號設備，本教程的目的是總結一種通用的接地原理，可以用于大多數混合信號設備，而無需知道其內部電路的具體細節。
接地層和電源層
低阻抗、大面積接地層對于模擬電路和數字電路都是至關重要的。接地層不僅為了給高頻電流（高速數字邏輯產生的）一個低阻抗返回路徑，而且最大限度地減少EMI / RFI輻射。由于接地層的屏蔽作用，電路對外部EMI / RFI的敏感性也降低了。
接地層還允許使用需要可控阻抗的傳輸線技術（微帶或帶狀線）來傳輸高速數字信號或模擬信號。
由于“母線(buss wire)”在大多數邏輯轉換等效頻率下具有阻抗，將其用作“地”完全不能接受。例如，#22標準導線具有約20 nH/英寸的電感。由邏輯信號產生的壓擺率為10mA/ns的瞬態電流，在此頻率下流經1英寸該導線將形成200 mV的無用壓降：
對于具有2 V峰峰值范圍的信號，此壓降會轉化為約10%的誤差（大約3.5位精度）。即使在全數字電路中，這個誤差會導致邏輯電路噪聲裕量的顯著下降。
圖 1 ：流入模擬返回路徑的數字電流產生誤差電壓
圖1顯示了數字返回電流干擾模擬返回電流（頂部圖）的典型示例。接地路徑的導線電感和電阻由模擬和數字電路共享，這會造成相互影響，最終產生誤差。一個可能的解決方案是讓數字電路電流返回路徑直接流向GND REF，如底圖所示。這是“星型接地”或者叫單點接地的基本原理。在包含多個高頻返回路徑的系統中實現真正的單點接地是很困難的，因為單獨的電流返回路徑導線的物理長度會引入寄生電阻和電感，這不符合高頻電流的低阻抗接地原則。實際操作中，電流回路必須由大面積接地層組成，以便實現高頻電流下的低阻抗接地。
展開 集成了光電二極管、模擬電路和數字信號處理器的數字式環境光傳感器
數字式環境光傳感器的工作原理基于光電效應，通過感光元件將光線強度轉換為數字信號進行處理。
數字式環境光傳感器主要采用光電二極管或半導體材料作為感光元件。當光線照射到這些材料表面時，光子激發電子躍遷，產生與光線強度成正比的光電流。例如，光電二極管的電流大小直接反映入射光線強度。
信號處理流程：
光敏轉換?：光線強度變化引發感光元件（如光電二極管）的電流變化，該電流與光線強度呈線性關系。
信號放大與轉換?：通過電路將微弱電流信號放大，并轉換為數字信號或模擬電壓，便于微控制器讀取。
自動調節?：數字信號被用于控制設備（如手機屏幕）的亮度，實現自動亮度調節功能。
由工采網代理的WH11867UF是一種光數轉換器，它結合了光電二極管、電流放大器、模擬電路和數字信號處理器。電源需要確保VDD旋轉率至少為0.5V/ms。WH11867UF具有電源開啟復位功能。當VDD在室溫下低于1.4V時，集成電路將自動重置。然后以需求轉換速率返回電源，并將寄存器寫入所需的值。
環境光傳感器（ALS）內置了一個抑制紅外光譜的濾光片，并提供了一個接近人眼反應的光譜。肌萎縮性側索硬化癥可以從黑暗到陽光直射，可選擇的檢測范圍約為40 dB。雙通道輸出（人眼），因此在不同的光條件下具有良好的光比。ALS在不同光照條件下具有良好的光比。
在時鐘（SCL）陷入LOW的情況下，如果您的I2C設備有HW重置輸入，優先程序使用HW重置信號重置總線。如果I2C設備沒有硬件復位輸入，則循環供電至設備，以激活強制性的內部通電復位（POR）電路。如果數據線（SDA）卡低，主線應發送9個時鐘脈沖。保持總線低的設備應該在這9個時鐘內的某個時候釋放它。
展開 集光電二極管、電流放大器、模擬電路和數字信號處理器于一體的顏色傳感器-WH3620
由工采網代理的WH3620是一款集成了光電二極管、電流放大器、模擬電路與數字信號處理器的光頻轉換器，它能夠同時輸出紅、綠、藍、白及紅外光（RGBW-IR）五個通道的數據，具備高精度、低功耗、高動態范圍等特點，適用于多種光照環境下的色溫與照度測量，實現對環境光的全面感知；使設備不再只是“感知光線強弱”，而是能夠“識別光源類型”、“判斷色溫變化”、“還原真實色彩”。
WH3620數字RGBW-IR顏色傳感器，支持紅、綠、藍、白（RGBW）及紅外光（IR）的多通道并行傳感，可實時輸出各通道數據，在不同光照條件（如白光LED、CWF、TL84、D65、光源A等）提供精準的LUX照度、CCT色溫及紅外環境感知能力，為智能設備提供優質光感方案。
智能顯示應用場景：自適應、護眼與色彩保真:?
一、自適應亮度與色溫（True Tone）?：
實時環境光分析?：通過RGBW通道精確檢測環境光的亮度與色溫，設備可依據此數據，動態調整屏幕背光強度和色溫，使得顯示屏內容在不同光照環境下（如暖光室內、冷白辦公室、戶外日光）始終保持適宜的觀看舒適度，畫面色彩保持一致性。
?藍光過濾與護眼?：在低色溫（暖色調）環境或夜間，傳感器數據可驅動系統減少高能藍光的輸出，自動開啟或加強護眼模式，有效減輕長時間觀看帶來的視覺疲勞。
二、專業色彩還原與白平衡?：
相機與成像設備?：WH3620為智能手機、數碼相機等設備的相機模組提供精準的CCT數據。這能幫助相機系統進行?正確的自動白平衡和曝光控制?，確保在各種復雜光照條件下，拍攝出的照片和視頻色彩還原逼真，不會偏色。
高端顯示器校準?：對于專業顯示器、筆記本電腦和電視，可連續監控環境光色度，幫助系統進行?智能色彩校正?，確保顯示內容色彩的準確性、一致性。
展開 你的PCB地線走的對嗎？為什么要有主地？
PCB layout需要豐富的經驗和扎實的理論基礎支持，還要多踩幾個坑，多做幾個仿真加深對走線的理解，才能形成閉環的走線設計，今天介紹一個和GND走線相關的案例，在手機領域會影響相機畫質、在醫療領域會影響生物電信號采集信噪比，如果不理解背后的原理，只會復制原理圖或PCB的話，往往達不到電路的最佳性能。
地線在PCB走線中，通常有三種作用：
回流
控制阻抗
屏蔽
今天介紹的案例是和回流相關，地線上的電壓波動會影響到對噪聲敏感的模擬電路。上圖是一種地線走線示意圖，數字電路和模擬電路的GND最終都要匯聚一起和電池的地連接，也就是說數字電流Id和模擬電流Ia最終都要匯集在一起，那么這兩路電流Id和Ia就用公用地線部分，如上圖括號內所示，一般而言數字電流Id的波動是比較大的，而模擬電流Ia的波動略小。數字電Id的波動在共用地線部分會引起電壓波動，這個波動就會被模擬電路感應到，進而引起信號質量下降，比如共用地部分的電阻是20 mΩ，而數字電流Id波動是1A，那么引起的電壓波動△V就是0.02*1=0.02V，這個20mV被模擬電路的放大器感應到將會以噪聲形式出現，這就是地線阻抗大的后果。
緩解的方法如下：減小地線的電阻，縮短模擬電路和數字電路共用地線，把模擬電路和數字電路通過磁珠隔離進一步壓制干擾，假如數字電路電流波動不變，依然是1A，共用的地的電阻降低到2 mΩ，此時數字電路在共地部分引起的電壓波動只有0.002*1=0.002V，比上面的20mV小了很多，同時，有磁珠的存在還會進一步壓制這個噪聲，提高模擬電路的信噪比或者是共模抑制比。直觀點說就是：不管你數字電路的地/電源怎么跳動，都影響不到我模擬電路的地/電源。
展開 
干貨｜數字電路器件——門電路——與門電路、或門電路、非門電路及實例
門電路是數字電路中最基本的邏輯單元。它可以使輸出信號與輸入信號之間產生一定的邏輯關系。在數字電路中，信號大都是用電位（電平）高低兩種狀態表示，利用門電路的邏輯關系可以實現對信號的轉換。
最基本的門電路有與門電路，或門電路，非門電路等。
與門電路
與門電路是指只有在一件事情的所有條件都具備時，事情才會發生。
與門電路的基本結構和邏輯符號見下圖：
在與門電路功能示意圖中，只有在開關A和B都閉合時，燈才會亮，如果A和B中任意一個處于開路狀態，燈就不會亮。
與門電路的真值表見下圖：
由二極管和電阻器構成的與門電路見下圖：
圖中A，B為兩個輸入變量，F為輸出變量，當A,B均為高電平，F為高電平，A,B只要有一個為低電平，F就為低電平。
或門電路
或門電路是指只要有一個或一個以上條件滿足時，事情就會發生。
展開 一期一會 | CMOS圖像傳感器的設計
模擬與數字電路設計
有源像素傳感器的優勢之一在于，將所有必要的模擬和數字電路作為集成電路放置在與傳感器相同的芯片上，從而打造出一款芯片攝像頭。電路設計人員需要考慮功率問題，還有時序、信號完整性以及其他因素，同時在盡可能小的外形尺寸中放置盡可能多的像素。此外，他們還需要高效的模數轉換器（ADC）和芯片本身的數字圖像處理功能。
封裝
芯片設計完成后，需要對其進行保護，并為將要使用圖像的電子設備提供連接。封裝必須解決熱、應力和振動問題，同時降低成本。光學芯片通常與使用或支持攝像頭系統的其他組件一起封裝。
CMOS圖像傳感器的未來
半導體制造技術的改進對圖像傳感器功能具有直接影響。隨著特征尺寸的減小，架構師可以將更多像素放置到更小的區域中。因此，消費者最常見到的情況是，手機攝像頭的像素數不斷增加，而體積不變或更小。
采用CMOS圖像傳感器的攝像頭的速度也在不斷提高。另一個增長領域是百萬像素攝像頭在汽車應用中的普及，其能夠使駕駛員更好地了解周圍環境，并為自動駕駛系統提供信息。
專家預測，傳感器芯片上的數字圖像處理工作將進一步加強，以產生更優質的數字圖像。人們也正在研究光電二極管的不同幾何結構，從光電探測器上的紅綠藍（RGB）濾光片切換到青黃品紅（CYM）濾光片，以獲得更高的敏感度和更強的電信號。此外，業內也還在努力提升近紅外（NIR）成像中的弱光敏感度和性能。
展開 什么是CMOS圖像傳感器？
模擬與數字電路設計
有源像素傳感器的優勢之一在于，將所有必要的模擬和數字電路作為集成電路放置在與傳感器相同的芯片上，從而打造出一款芯片攝像頭。電路設計人員需要考慮功率問題，還有時序、信號完整性以及其他因素，同時在盡可能小的外形尺寸中放置盡可能多的像素。此外，他們還需要高效的模數轉換器（ADC）和芯片本身的數字圖像處理功能。
封裝
芯片設計完成后，需要對其進行保護，并為將要使用圖像的電子設備提供連接。封裝必須解決熱、應力和振動問題，同時降低成本。光學芯片通常與使用或支持攝像頭系統的其他組件一起封裝。
CMOS圖像傳感器的未來
半導體制造技術的改進對圖像傳感器功能具有直接影響。隨著特征尺寸的減小，架構師可以將更多像素放置到更小的區域中。因此，消費者最常見到的情況是，手機攝像頭的像素數不斷增加，而體積不變或更小。
采用CMOS圖像傳感器的攝像頭的速度也在不斷提高。另一個增長領域是百萬像素攝像頭在汽車應用中的普及，其能夠使駕駛員更好地了解周圍環境，并為自動駕駛系統提供信息。
專家預測，傳感器芯片上的數字圖像處理工作將進一步加強，以產生更優質的數字圖像。人們也正在研究光電二極管的不同幾何結構，從光電探測器上的紅綠藍（RGB）濾光片切換到青黃品紅（CYM）濾光片，以獲得更高的敏感度和更強的電信號。此外，業內也還在努力提升近紅外（NIR）成像中的弱光敏感度和性能。
?
展開 CMOS圖像傳感器的設計
模擬與數字電路設計
有源像素傳感器的優勢之一在于，將所有必要的模擬和數字電路作為集成電路放置在與傳感器相同的芯片上，從而打造出一款芯片攝像頭。電路設計人員需要考慮功率問題，還有時序、信號完整性以及其他因素，同時在盡可能小的外形尺寸中放置盡可能多的像素。此外，他們還需要高效的模數轉換器（ADC）和芯片本身的數字圖像處理功能。
封裝
芯片設計完成后，需要對其進行保護，并為將要使用圖像的電子設備提供連接。封裝必須解決熱、應力和振動問題，同時降低成本。光學芯片通常與使用或支持攝像頭系統的其他組件一起封裝。
CMOS圖像傳感器的未來
半導體制造技術的改進對圖像傳感器功能具有直接影響。隨著特征尺寸的減小，架構師可以將更多像素放置到更小的區域中。因此，消費者最常見到的情況是，手機攝像頭的像素數不斷增加，而體積不變或更小。
采用CMOS圖像傳感器的攝像頭的速度也在不斷提高。另一個增長領域是百萬像素攝像頭在汽車應用中的普及，其能夠使駕駛員更好地了解周圍環境，并為自動駕駛系統提供信息。
專家預測，傳感器芯片上的數字圖像處理工作將進一步加強，以產生更優質的數字圖像。人們也正在研究光電二極管的不同幾何結構，從光電探測器上的紅綠藍（RGB）濾光片切換到青黃品紅（CYM）濾光片，以獲得更高的敏感度和更強的電信號。此外，業內也還在努力提升近紅外（NIR）成像中的弱光敏感度和性能。
文章來源：Ansys光電大本營
威睛光學WJ系列光譜相機采用了新型CMOS圖像傳感器技術和先進的數據處理算法，擁有更高的光譜分辨率和空間分辨率，能夠捕捉到傳統相機難以企及的光譜信息。配有相應數據庫后，可同時兼顧圖像采集與光譜特征識別分析功能。
如想了解更多，歡迎加威：threephy
展開 干貨｜漫畫描述數字電路之時序電路
這種動作的觸發器被稱為D觸發器，具有在時鐘上升瞬間，保持（記憶）輸入狀態的功能，是一種時鐘同步時序電路。
D觸發器是時序電路的基本元件，用途廣泛，D觸發器的多級組合，可以做成移位寄存器、分頻電路等，也可用于CPU內部的寄存器等。
4SRAM是觸發器構成的嗎？
觸發器可以記憶H或L，1位的信息，大量排列觸發器，并使之具有可選擇性后，就可以構成SRAM。
由于SRAM的輸入輸出速度比DRAM和閃存的訪問速度高得多，所以，常用作CPU的緩存和寄存器。
盡管我們這樣說，實際上CPU中內置的存儲器或寄存器并非使用的是RS觸發器這樣的邏輯門。
由于使用邏輯門，會使電路規模變大，所以，一般使用4到6個FET，再經過優化構成存儲器的1位（圖A）。
圖A：SRAM的基本電路
5時鐘同步電路的必要性
我們分兩次，組合電路和時序電路，對邏輯電路的基礎進行了講解，實際上，在設計邏輯電路時，有很多應該注意的事項，其中特別重要的就是關于時鐘同步電路的注意事項。
在組合電路中，微小的信號傳輸遲延，都有可能造成輸出毛刺，盡管毛刺是一個極其短暫的信號，但也可以引起邏輯電路的誤動作，為了回避這個問題，就要使用時鐘同步電路。
圖10：時鐘同步電路的思路
圖10給出了時鐘同步電路的概要，如圖所示，其構造是在FF（觸發器）之間夾著組合電路，毛刺是組合電路在輸出穩定之前，輸出的短暫信號。
因此，在組合電路輸出穩定以后，再改變時鐘，用觸發器保持這個輸出，就可以回避這種誤動作了。
展開 【知識分享】晶振決定數字電路的生與死
晶振，在板子上看上去一個不起眼的小器件，但是在數字電路里，就像是整個電路的心臟。數字電路的所有工作都離不開時鐘，晶振的好壞，晶振電路設計的好壞，會影響到整個系統的穩定性。所以更多的了解晶振，選擇好系統使用的晶振，對數字電路來說是決定成敗的第一步。
我們目前常說的晶振都是石英晶體振蕩器或者石英晶體諧振器的簡稱。他們都是利用石英晶體的壓電效應制作而成。在石英晶體的兩個電極上施加電場會使晶體產生機械變形，反之，如果在晶體兩側施加機械壓力就會在晶體上產生電場。并且，這兩種現象是可逆的。利用這種特性，在晶體的兩側施加交變電壓，晶片就會產生機械振動，同時產生交變電場。這種震動和電場一般都很小，但是在某個特定頻率下，振幅會明顯加大，這就是壓電諧振，和我們常見到的LC回路諧振有些類似。
下圖是晶振的電氣等效電路和電抗頻率特性曲線圖：
從圖中可以看出，當LCR這個支路發生串聯諧振的時候，其串聯諧振頻率為fs，其計算公式和普通的串聯諧振計算公式一樣：
當頻率繼續提高，高于fs時，LCR支路呈感性，這樣和C0產生并聯諧振，并聯諧振頻率fp，其計算公式為：
其中由于晶振的特性，C遠小于C0，所以fp和fs的值非常接近。通過電抗頻率特性曲線圖可以看出來，在這個狹窄的頻率范圍內，晶振整體表現出感性，這樣只需要在晶振外部并聯合適的電容，就可以組成并聯諧振電路。然后把這個并聯諧振電路加到負反饋電路中就可以構成正弦波振蕩電路。這個合適的電容就是晶振的負載電容。
上圖就是一個常見的晶振振蕩電路，晶振和C1、C2組成并聯諧振回路，接到芯片的管腳上，芯片內部的反相放大器和Rf組成負反饋回路，R1用來限制流入 晶振的電流。有些芯片會把Rf和R1集成到器件中，這樣就降低了電路設計的難度。
展開 數字電路集成設計
隨著集成電路復雜程度的不斷提高，單個芯片容納器件的數量急劇增加，其設計工具也由最初的手工繪制轉為計算機輔助設計（CAD），相應的設計工具根據市場需求迅速發展，出現了專門的EDA工具供應商。目前，EDA主要市場份額為美國的Cadence、Synopsys和Mentor等少數企業所壟斷。中國華大集成電路設計中心是國內唯一一家EDA開發和產品供應商。
（2）制造工藝與相關設備。集成電路加工制造是一項與專用設備密切相關的技術，俗稱“一代設備，一代工藝，一代產品”。在集成電路制造技術中，最關鍵的是薄膜生成技術和光刻技術。光刻技術的主要設備是曝光機和刻蝕機，目前在130nm的節點是以193nmDUV（Deep Ultraviolet Lithography）或是以光學延展的248nmDUV為主要技術，而在l00nm的節點上則有多種選擇：157nm DIJV、光學延展的193nm DLV和NGL.在70nm的節點則使用光學延展的157nm DIJV技術或者選擇NGL技術。到了35nm的節點范圍以下，將是NGL所主宰的時代，需要在EUV和EPL之間做出選擇。此外，作為新一代的光刻技術，X射線和離子投影光刻技術也在研究之中。
（3）測試。由于系統芯片（SoC）的測試成本幾乎占芯片成本的一半，因此未來集成電路測試面臨的最大挑戰是如何降低測試成本。結構測試和內置自測試可大大縮短測試開發時間和降低測試費用。另一種降低測試成本的測試方式是采用基于故障的測試。在廣泛采用將不同的IP核集成在一起的情況下，還需解決時鐘異步測試問題。另一個要解決的問題是提高模擬電路的測試速度。
（4）封裝。電子產品向便攜式/小型化、網絡化和多媒體化方向發展的市場需求對電路組裝技術提出了苛刻需求，集成電路封裝技術正在朝以下方向發展：
?、俾阈酒夹g。
展開 
干貨 | 數字電路最常見的17個問題總結
組合邏輯電路最大延遲為T2max，最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什么條件？
T3setup>T+T2max,T3hold>T1min+T2min
12 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q，還有 clock的delay，寫出決定最大時鐘的因素，同時給出表達式
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay;
13 說說靜態、動態時序模擬的優缺點
靜態時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。
它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內存較少，不僅可以對芯片設計進行全面的時序功能檢查，而且還可利用時序分析的結果來優化設計，因此靜態時序分析已經越來越多地被用到數字集成電路設計的驗證中。
動態時序模擬就是通常的仿真，因為不可能產生完備的測試向量，覆蓋門級網表中的每一條路徑。因此在動態時序分析中，無法暴露一些路徑上可能存在的時序問題。
14 一個四級的Mux，其中第二級信號為關鍵信號，如何改善timing
關鍵：將第二級信號放到最后輸出一級輸出，同時注意修改片選信號，保證其優先級未被修改。
15 為什么一個標準的倒相器中P管的寬長比要比N管的寬長比大？
和載流子有關，P管是空穴導電，N管電子導電，電子的遷移率大于空穴，同樣的電場下，N管的電流大于P管，因此要增大P管的寬長比，使之對稱，這樣才能使得兩者上升時間下降時間相等、高低電平的噪聲容限一樣、充電放電的時間相等。
展開 干貨 | 數字電路最常見的17個問題總結
組合邏輯電路最大延遲為T2max，最小為T2min。問，觸發器D2的建立時間T3和保持時間應滿足什么條件？
T3setup>T+T2max,T3hold>T1min+T2min
12 給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q，還有 clock的delay，寫出決定最大時鐘的因素，同時給出表達式
T+Tclkdealy>Tsetup+Tco+Tdelay;
Thold>Tclkdelay+Tco+Tdelay;
13 說說靜態、動態時序模擬的優缺點
靜態時序分析是采用窮盡分析方法來提取出整個電路存在的所有時序路徑，計算信號在這些路徑上的傳播延時，檢查信號的建立和保持時間是否滿足時序要求，通過對最大路徑延時和最小路徑延時的分析，找出違背時序約束的錯誤。
它不需要輸入向量就能窮盡所有的路徑，且運行速度很快、占用內存較少，不僅可以對芯片設計進行全面的時序功能檢查，而且還可利用時序分析的結果來優化設計，因此靜態時序分析已經越來越多地被用到數字集成電路設計的驗證中。
動態時序模擬就是通常的仿真，因為不可能產生完備的測試向量，覆蓋門級網表中的每一條路徑。因此在動態時序分析中，無法暴露一些路徑上可能存在的時序問題。
14 一個四級的Mux，其中第二級信號為關鍵信號，如何改善timing
關鍵：將第二級信號放到最后輸出一級輸出，同時注意修改片選信號，保證其優先級未被修改。
15 為什么一個標準的倒相器中P管的寬長比要比N管的寬長比大？
展開 FPGA/CPLD數字電路原理解析
圖7 有靜態險象的多級時鐘
圖8給出圖7電路的一種單級時鐘的替代方案。圖中SEL引腳和DIV2信號用于使能D觸發器的使能輸入端，而不是用于該觸發器的時鐘引腳。采用這個電路并不需要附加PLD的邏輯單元，工作卻可靠多了。 不同的系統需要采用不同的方法去除多級時鐘，并沒有固定的模式。
圖8 無靜態險象的多級時鐘
行波時鐘
另一種流行的時鐘電路是采用行波時鐘，即一個觸發器的輸出用作另一個觸發器的時鐘輸入。如果仔細地設計，行波時鐘可以象全局時鐘一樣地可靠工作。然而，行波時鐘使得與電路有關的定時計算變得很復雜。行波時鐘在行波鏈上各觸發器的時鐘之間產生較大的時間偏移，并且會超出最壞情況下的建立時間、保持時間和電路中時鐘到輸出的延時，使系統的實際速度下降。
用計數翻轉型觸發器構成異步計數器時常采用行波時鐘，一個觸發器的輸出鐘控下一個觸發器的輸入，參看圖9同步計數器通常是代替異步計數器的更好方案，這是因為兩者需要同樣多的宏單元而同步計數器有較快的時鐘到輸出的時間。圖10給出具有全局時鐘的同步計數器，它和圖9功能相同，用了同樣多的邏輯單元實現，卻有較快的時鐘到輸出的時間。幾乎所有PLD開發軟件都提供多種多樣的同步計數器。
圖9 行波時鐘
圖10 行波時鐘轉換成全局時鐘
多時鐘系統
許多系統要求在同一個PLD內采用多時鐘。最常見的例子是兩個異步微處理器器之間的接口，或微處理器和異步通信通道的接口。由于兩個時鐘信號之間要求一定的建立和保持時間，所以，上述應用引進了附加的定時約束條件。它們也會要求將某些異步信號同步化。
圖11給出一個多時鐘系統的實例。
展開 盤點最受熱捧的電路分析仿真軟件有哪些（轉）
學電子的同學都知道，電路分析仿真軟件的重要性，電源需要FPGA/CPLD也需要，高頻方面的設計更是離不開。當然，電路分析仿真軟件非常多，今天就給大家搜羅了一下電路分析仿真軟件，盤點最受熱捧的電路分析仿真軟件。
推薦一：電子電路設計與仿真工具包括SPICE/PSPICE；EWB；Matlab；SystemView；MMICAD
（1）SPICE（Simulation Program with Integrated Circuit Emphasis）
由美國加州大學推出的電路分析仿真軟件，是20世紀80年代世界上應用最廣的電路設計軟件，1998年被定為美國國家標準。1984年，美國MicroSim公司推出了基于SPICE的微機版PSPICE（Personal—SPICE）。現在用得較多的是PSPICE6.2，可以說在同類產品中，它是功能最為強大的模擬和數字電路混合仿真EDA軟件，在國內普遍使用。最新推出了PSPICE9.1版本。它可以進行各種各樣的電路仿真、激勵建立、溫度與噪聲分析、模擬控制、波形輸出、數據輸出、并在同一窗口內同時顯示模擬與數字的仿真結果。無論對哪種器件哪些電路進行仿真，都可以得到精確的仿真結果，并可以自行建立元器件及元器件庫。
（2）EWB(Electronic Workbench)軟件
InterActive ImageTechnologies Ltd 在20世紀90年代初推出的電路仿真軟件。目前普遍使用的是EWB5.2，相對于其它EDA軟件，它是較小巧的軟件（只有16M）。但它對模數電路的混合仿真功能卻十分強大，幾乎100%地仿真出真實電路的結果，并且它在桌面上提供了萬用表、示波器、信號發生器、掃頻儀、邏輯分析儀、數字信號發生器、邏輯轉換器和電壓表、電流表等儀器儀表。它的界面直觀，易學易用。
展開 