TCAD仿真
關注創(chuàng)建者：匿名 創(chuàng)建時間：2026-01-05
TCAD仿真的實例教程
相關工藝仿真證實了其在2nm技術節(jié)點上的潛力。CFET作為最緊湊的CMOS結構，為實現(xiàn)3T邏輯標準單元帶來了希望。
從FinFET到Nanosheet，F(xiàn)orksheet再到CFET。
Forksheet：性能和面積的改進
IMEC的研究人員最近使用TCAD仿真來量化Forksheet架構的預期PPA潛力。所研究的器件針對IMEC的2nm技術節(jié)點，采用42nm的接觸柵節(jié)距和16nm的金屬間距的5T標準單元庫。擬議的設計包括一些微縮助推器，例如埋入式電源軌和環(huán)繞接觸。
與Nanosheet器件相比，已計算出10％的速度增益（恒定功率）和24％的功率減小（恒定速度）。這種性能提升的部分原因是由于柵極-漏極重疊較小而導致的（寄生）Miller電容減小。可用空間還可以用于增加sheet寬度，從而提高驅動電流。最后，可以利用從n到p的間距減小將軌道高度從5T縮小到4.3T，從而使單元面積減小20％。在SRAM設計中，仿真結果表明，在8nm 的pn間距下，單元面積的微縮比例和性能提高了30％。
SRAM半單元的版圖，用于a）FinFET，b）GAA Nanosheet和c）Forksheet。由于pn間距不受柵極擴展（GE），柵極切割（GC）或dummy fin gate tuck（DFGT）的影響，因此Forksheet可以提供高達30％的位單元高度微縮比例。
在從平面到FinFET以及垂直堆疊的Nanosheet的自然進化中，可以將Forksheet視為下一版本。以上特性證明了其作為2nm技術節(jié)點的最終邏輯“通用” CMOS器件的潛力。
展開 這里的工業(yè)軟件主要指CAD/CAE/CAM/EDA/CFD/TCAD等設計仿真驗證類軟件。
經常看到這張圖：
公眾號介紹的內容主要是上圖中的研發(fā)設計類。
其中生產控制類和嵌入式工業(yè)軟件歸為工業(yè)軟件沒問題，但是把運營管理類和協(xié)同集成類也歸為工業(yè)軟件就有點離譜了，因為這類公司實在太多了，且很多是上市公司，在國家重視工業(yè)軟件，且成為風口的大環(huán)境下，不知道是否有意為之。
這里介紹的技術“難點”來源于作者長期研發(fā)過程中碰到的問題，包含了軟件研發(fā)內容，偏向于實際工程應用。
1. 如何定位仿真和試驗之間的誤差：這是個系統(tǒng)問題，一般而言，仿真結果很難和試驗完全匹配，原因是多方面的，很多時候仿真也不是追求完全和試驗精準匹配，而是得出符合規(guī)律的結論。
2. 如何提升超大模型的性能：一直以來，超大模型處理是任何一款軟件容易出現(xiàn)瓶頸的內容，也是公眾號介紹的重點，參見超大模型處理系列文章 工業(yè)軟件研發(fā)中處理超大模型(9)--ChatGPT介紹的方法 和 一篇文章入門仿真軟件性能優(yōu)化
3. 軟件架構設計：軟件架構設計是軟件產品的框架性內容，需要經驗豐富的軟件研發(fā)經驗。參見CAE軟件架構設計
4. 網格自適應加密相關：自適應網格加密和幾何，網格，求解器緊密相關，不同領域的自適應加密重點不盡相同，也是需要長期積累的技術項。參見 深入理解數(shù)值計算網格(全篇)
5. 高效生成六面體：目前為止，商業(yè)CFD軟件可以全自動生成六面體網格，而結構分析中很難全自動生成高質量的六面體網格。
6. 大規(guī)模線性方程組求解效率和準確性：大規(guī)模線性方程組的高效穩(wěn)定求解仍然是世界性難題，也是公眾號介紹的重點，參見 一篇文章入門大規(guī)模線性方程組求解
7. 高性能計算，分布式/并行計算：這塊涉及到各種工具和第三方庫的使用，是需要長期試驗積累的技術項。
8.
展開 Synopsys 有壟斷市場 90%的 TCAD 器件仿真和壟斷 50%的 DFM 工藝仿真。
Cadence 的強項在于模擬或混合信號的定制化電路和版圖設計，功能很強大，PCB 相對也較強，但是 Sign off 的工具偏弱。
Mentor Graphic 是在后端布局布線占優(yōu)，在 PCB 上也很有優(yōu)勢，它的優(yōu)勢是 Calibre sign off 和DFT，但 Mentor Graphic 在集成度上難以與前兩家抗衡。
時至今日，
Synopsys 稱得上是EDA三大巨頭之首。占據統(tǒng)治地位的產品為邏輯綜合工具 DC(design compiler)，時序分析工具 PT(prime time)
。
通過這兩大產品 Synopsys 建立了完整的芯片 ASIC 設計 FLOW 包括，verilog 仿真工具 VCS，邏輯綜合工具DC，物理布局布線工具 ICC，形式驗證工具 formality，時序分析工具 PT，參數(shù)提取工具 STAR-RC，版圖檢查工具 Hercules。
三、當下的EDA困局
國內的芯片公司要設計芯片，就必須用國外公司的EDA工具，這是短期內必要的技術依賴。
也不是說國內沒有EDA公司，但一款EDA工具的研發(fā)是個很長的時間周期。
以理想狀態(tài)來說：開發(fā)期3年，磨合期2年，大概要6年左右才能完成一個工具。
這還只是完成，沒有大量實際項目的檢驗，產品覆蓋也不全。
幾乎沒有公司愿意冒著流片失敗的風險去做國內EDA工具的小白鼠。
展開 數(shù)字設計類工具主要包括RTL編輯、功能仿真、邏輯綜合、形式驗證等；模擬設計類主要包括版圖設計與編輯、電路仿真、版圖驗證等；晶圓制造類主要包括器件建模、工藝和器件仿真（TCAD）、PDK開發(fā)與驗證、計算光刻、掩膜版校準、掩膜版合成和良率分析等；封裝類主要是面向芯片封裝環(huán)節(jié)的設計、仿真、驗證工具。
據ESD統(tǒng)計，數(shù)字設計和模擬設計類EDA工具占整體EDA市場的比例最高，2020年市場份額分別達到65.0%和17.1%。
全球市場格局
據ESD統(tǒng)計，2021年全球EDA市場規(guī)模為132.75億美元，同比增長15.77%，2012-2021年均復合增長率為8.19%，與同期全球IC市場7.66%的年均復合增長率相近。近年來，全球EDA市場規(guī)模呈現(xiàn)加速增長趨勢，2018-2021年同比增速分別為 4.49%、5.86%、11.62%、15.77%。
ESD將EDA市場分為SiP、CAE、IC物理設計和驗證、PCB & MCM和服務，2021年市場份額分別為38%、31%、19%、9%和3%。2017-2021年間，全球EDA市場產品份額相對穩(wěn)定，SiP份額略呈上升趨勢。
由于具有較高的行業(yè)壁壘，全球EDA行業(yè)高度集中，國際三巨頭（Synopsys、Cadence、西門子EDA）市占率超過77%。這三家廠商具備對于半定制、全定制IC設計全流程的覆蓋能力，能夠為客戶提供整套的IC設計工具，已建立起相當完善的行業(yè)生態(tài)圈，形成了較高的行業(yè)壁壘和用戶粘性，已主導全球EDA市場多年。
除了以上三巨頭，ANSYS、是德科技也占據了較為突出的市場份額，排在全球前五位。
中國本土EDA廠商較為弱小，目前還難以形成行業(yè)影響力，中國市場由以上這些國際大廠把持。
展開 
TCAD仿真的相關專題、標簽、搜索
TCAD仿真的最新內容
這里的工業(yè)軟件主要指CAD/CAE/CAM/EDA/CFD/TCAD等設計仿真驗證類軟件。
經常看到這張圖：
公眾號介紹的內容主要是上圖中的研發(fā)設計類。
其中生產控制類和嵌入式工業(yè)軟件歸為工業(yè)軟件沒問題，但是把運營管理類和協(xié)同集成類也歸為工業(yè)軟件就有點離譜了，因為這類公司實在太多了，且很多是上市公司，在國家重視工業(yè)軟件，且成為風口的大環(huán)境下，不知道是否有意為之。
晶圓制造類工具包括器件建模、工藝和器件仿真（TCAD）、PDK 開發(fā)與驗證、計算光刻、掩膜版校準、掩膜版合成和良率分析等。
封裝類工具主要是面向芯片封裝環(huán)節(jié)的設計、仿真、驗證工具，包括封裝設計、封裝仿真以及 SI/PI（信號完整性/電源完整性）分析。
數(shù)字設計類工具主要包括RTL編輯、功能仿真、邏輯綜合、形式驗證等；模擬設計類主要包括版圖設計與編輯、電路仿真、版圖驗證等；晶圓制造類主要包括器件建模、工藝和器件仿真（TCAD）、PDK開發(fā)與驗證、計算光刻、掩膜版校準、掩膜版合成和良率分析等；封裝類主要是面向芯片封裝環(huán)節(jié)的設計、仿真、驗證工具。
Synopsys 有壟斷市場 90%的 TCAD 器件仿真和壟斷 50%的 DFM 工藝仿真。
Cadence 的強項在于模擬或混合信號的定制化電路和版圖設計，功能很強大，PCB 相對也較強，但是 Sign off 的工具偏弱。
Forksheet：性能和面積的改進
IMEC的研究人員最近使用TCAD仿真來量化Forksheet架構的預期PPA潛力。所研究的器件針對IMEC的2nm技術節(jié)點，采用42nm的接觸柵節(jié)距和16nm的金屬間距的5T標準單元庫。擬議的設計包括一些微縮助推器，例如埋入式電源軌和環(huán)繞接觸。
Forksheet：性能和面積的改進
IMEC的研究人員最近使用TCAD仿真來量化Forksheet架構的預期PPA潛力。所研究的器件針對IMEC的2nm技術節(jié)點，采用42nm的接觸柵節(jié)距和16nm的金屬間距的5T標準單元庫。
