Synopsys Design Compiler的案例
一顆芯片的從無到有
工具：synopsys的Design compiler, 綜合后把網表交給后端。
至此我們前端的工作就結束啦。
芯片后端設計
后端設計也就是從輸入網表到輸出GDSII文件的過程：主要分為以下六個步驟：
邏輯綜合
形式驗證
物理實現
時鐘樹綜合-CTS
寄生參數提取
版圖物理驗證
1.邏輯綜合
在前端最后一步已經講過了，在此不做贅述。
2. 形式驗證
驗證芯片功能的一致性
不驗證電路本身的正確性
每次電路改變后都需驗證
形式驗證的意義在于保障芯片設計的一致性，一般在邏輯綜合，布局布線完成后必須做。
工具：synopsys Formality
4. 物理實現
物理實現可以分為三個部分:
布局規劃 floor plan
布局 place
布線 route
1、布圖規劃floor plan
布圖規劃是整個后端流程中作重要的一步，但也是彈性最大的一步。因為沒有標準的最佳方案，但又有很多細節需要考量。
布局布線的目標：優化芯片的面積，時序收斂，穩定，方便走線。
工具：IC compiler，Encounter
布圖規劃完成效果圖：
2、布局
布局即擺放標準單元，I/O pad，宏單元來實現個電路邏輯。
布局目標：利用率越高越好，總線長越短越好，時序越快越好。
但利用率越高，布線就越困難；總線長越長，時序就越慢。因此要做到以上三個參數的最佳平衡。
展開 干貨 | 一顆芯片的從無到有
工具：synopsys的Design compiler, 綜合后把網表交給后端。
至此我們前端的工作就結束啦。
芯片后端設計
后端設計也就是從輸入網表到輸出GDSII文件的過程：主要分為以下六個步驟：
邏輯綜合
形式驗證
物理實現
時鐘樹綜合-CTS
寄生參數提取
版圖物理驗證
1.邏輯綜合
在前端最后一步已經講過了，在此不做贅述。
2. 形式驗證
驗證芯片功能的一致性
不驗證電路本身的正確性
每次電路改變后都需驗證
形式驗證的意義在于保障芯片設計的一致性，一般在邏輯綜合，布局布線完成后必須做。
工具：synopsys Formality
4. 物理實現
物理實現可以分為三個部分:
布局規劃 floor plan
布局 place
布線 route
1、布圖規劃floor plan
布圖規劃是整個后端流程中作重要的一步，但也是彈性最大的一步。因為沒有標準的最佳方案，但又有很多細節需要考量。
布局布線的目標：優化芯片的面積，時序收斂，穩定，方便走線。
工具：IC compiler，Encounter
布圖規劃完成效果圖：
2、布局
布局即擺放標準單元，I/O pad，宏單元來實現個電路邏輯。
布局目標：利用率越高越好，總線長越短越好，時序越快越好。
但利用率越高，布線就越困難；總線長越長，時序就越慢。因此要做到以上三個參數的最佳平衡。
展開 干貨 | 一顆芯片的從無到有
工具：synopsys的Design compiler, 綜合后把網表交給后端。
至此我們前端的工作就結束啦。
芯片后端設計
后端設計也就是從輸入網表到輸出GDSII文件的過程：主要分為以下六個步驟：
邏輯綜合
形式驗證
物理實現
時鐘樹綜合-CTS
寄生參數提取
版圖物理驗證
1.邏輯綜合
在前端最后一步已經講過了，在此不做贅述。
2. 形式驗證
驗證芯片功能的一致性
不驗證電路本身的正確性
每次電路改變后都需驗證
形式驗證的意義在于保障芯片設計的一致性，一般在邏輯綜合，布局布線完成后必須做。
工具：synopsys Formality
4. 物理實現
物理實現可以分為三個部分:
布局規劃 floor plan
布局 place
布線 route
1、布圖規劃floor plan
布圖規劃是整個后端流程中作重要的一步，但也是彈性最大的一步。因為沒有標準的最佳方案，但又有很多細節需要考量。
布局布線的目標：優化芯片的面積，時序收斂，穩定，方便走線。
工具：IC compiler，Encounter
布圖規劃完成效果圖：
2、布局
布局即擺放標準單元，I/O pad，宏單元來實現個電路邏輯。
布局目標：利用率越高越好，總線長越短越好，時序越快越好。
但利用率越高，布線就越困難；總線長越長，時序就越慢。因此要做到以上三個參數的最佳平衡。
展開 一個芯片產品從構想到完成電路設計是怎樣的過程？
工具：synopsys的Design compiler, 綜合后把網表交給后端。
至此我們前端的工作就結束啦，看到這里我先給各位看官個贊！
芯片后端設計
后端設計也就是從輸入網表到輸出GDSII文件的過程：主要分為以下六個步驟：
邏輯綜合
形式驗證
物理實現
時鐘樹綜合-CTS
寄生參數提取
版圖物理驗證
1.邏輯綜合
在前端最后一步已經講過了，在此不做贅述。
2. 形式驗證
驗證芯片功能的一致性
不驗證電路本身的正確性
每次電路改變后都需驗證
形式驗證的意義在于保障芯片設計的一致性，一般在邏輯綜合，布局布線完成后必須做。
工具：synopsys Formality
3. 物理實現
物理實現可以分為三個部分:
布局規劃 floor plan
布局 place
布線 route
布圖規劃floor plan
布圖規劃是整個后端流程中作重要的一步，但也是彈性最大的一步。
因為沒有標準的最佳方案，但又有很多細節需要考量。
布局布線的目標：優化芯片的面積，時序收斂，穩定，方便走線。
展開 
一個芯片產品從構想到完成電路設計是怎樣的過程？
工具：synopsys的Design compiler, 綜合后把網表交給后端。
至此我們前端的工作就結束啦，看到這里我先給各位看官個贊！
芯片后端設計
后端設計也就是從輸入網表到輸出GDSII文件的過程：主要分為以下六個步驟：
邏輯綜合
形式驗證
物理實現
時鐘樹綜合-CTS
寄生參數提取
版圖物理驗證
1.邏輯綜合
在前端最后一步已經講過了，在此不做贅述。
2. 形式驗證
驗證芯片功能的一致性
不驗證電路本身的正確性
每次電路改變后都需驗證
形式驗證的意義在于保障芯片設計的一致性，一般在邏輯綜合，布局布線完成后必須做。
工具：synopsys Formality
3. 物理實現
物理實現可以分為三個部分:
布局規劃 floor plan
布局 place
布線 route
布圖規劃floor plan
布圖規劃是整個后端流程中作重要的一步，但也是彈性最大的一步。
因為沒有標準的最佳方案，但又有很多細節需要考量。
布局布線的目標：優化芯片的面積，時序收斂，穩定，方便走線。
展開 