包地的案例
【原創干貨】高速信號是否需要包地處理
當我們在做高速PCB設計時，很多工程師都會糾結于包地問題，那么高速信號是否需要包地處理呢？
首先，我們要明確為什么要包地？包地的作用是什么？
實際上，包地的作用就是為了減小串擾，串擾形成的機理是有害信號從一個線網轉移到相鄰線網
而串擾在PCB上是由不同網絡之間因較長的平行布線引起的相互干擾，主要是由于平行線間的分布電容和分布電感的作用
加入包地線是如何減少串擾的？
包地線是位于攻擊線和被攻擊線之間的隔離線，它可以有效的減少信號之間的電容，插入屏蔽地線后信號與地耦合，不在與鄰近線耦合，使線間串擾大大降低。另外包地線不僅僅只是屏蔽了電場，附件動態線上的電流也在包地線上產生了方向相反的感應電流，包地線上的感應電流產生的磁力線進一步抵消了動態線在靜態線位置處所產生的雜散磁力線。
那么，包地真的能解決所有的串擾問題嗎？
高速走線的設計跟包地沒有多大關系，真正有關系的是信號間的干擾，專業術語也叫串擾，包地只是解決串擾的其中一個手段。
包地通常解決的是容性串擾，而感性串擾是通過空間磁力轉移的，包地并不能解決感性串擾，所以包地并不能隔絕所有的串擾問題。但是如果串擾問題沒有或者說是沒影響，其實包地和不包地都可以。
展開 干貨 | 硬件工程師必看：包地與串擾
的確，保護地線有時能夠提高信號間的隔離度，但是保護地線并不是總是有效的，有時甚至反而會使干擾更加惡化。使用保護地線必須根據實際情況仔細分析，并認真處理。
保護地線是指在兩個信號線之間插入一根網絡為GND的走線，用于將兩個信號隔離開，地線兩端打GND過孔和GND平面相連，如圖所示。有時敏感信號的兩側都放置保護地線。
要想加入保護地線，首先必須把兩個信號線的間距拉開到足以容納一根保護地線的空間，由于拉開了信號線的間距，即使不插入保護地線，也會減小串擾。插入保護地線會有多大的作用？
低頻模擬信號包地
我們來看表層微帶線情況下串擾的大小。假設走線是50Ω阻抗控制的，線寬為6mil，介質厚度為3.6mil，介電常數為4.5。并假設兩路信號都是載波頻率為30Mhz，帶寬為2Mhz的模擬信號。
下圖顯示了三種情況下的遠端串擾情況。當線間距為6mil時，由于兩條線緊密耦合，遠端串擾較大。把間距增加到18mil，遠端串擾明顯減小。進一步，在兩條線之間加入保護地線，地線兩端使用過孔連接到地面，遠端串擾進一步減小。
對于低頻模擬信號之間的隔離，保護地線的確很有用。這也是很多低頻板上經常見到的“包地”的原因。但是，如果需要隔離的數字信號，情況會有所不同。我們分表層微帶線和內層帶狀線兩種情況來討論保護地線對數字信號的隔離效果。以下討論我沒假定PCB走線都是50Ω阻抗控制的。
展開 干貨 | 硬件工程師必看：包地與串擾
的確，保護地線有時能夠提高信號間的隔離度，但是保護地線并不是總是有效的，有時甚至反而會使干擾更加惡化。使用保護地線必須根據實際情況仔細分析，并認真處理。
保護地線是指在兩個信號線之間插入一根網絡為GND的走線，用于將兩個信號隔離開，地線兩端打GND過孔和GND平面相連，如圖所示。有時敏感信號的兩側都放置保護地線。
要想加入保護地線，首先必須把兩個信號線的間距拉開到足以容納一根保護地線的空間，由于拉開了信號線的間距，即使不插入保護地線，也會減小串擾。插入保護地線會有多大的作用？
低頻模擬信號包地
我們來看表層微帶線情況下串擾的大小。假設走線是50Ω阻抗控制的，線寬為6mil，介質厚度為3.6mil，介電常數為4.5。并假設兩路信號都是載波頻率為30Mhz，帶寬為2Mhz的模擬信號。
下圖顯示了三種情況下的遠端串擾情況。當線間距為6mil時，由于兩條線緊密耦合，遠端串擾較大。把間距增加到18mil，遠端串擾明顯減小。進一步，在兩條線之間加入保護地線，地線兩端使用過孔連接到地面，遠端串擾進一步減小。
對于低頻模擬信號之間的隔離，保護地線的確很有用。這也是很多低頻板上經常見到的“包地”的原因。但是，如果需要隔離的數字信號，情況會有所不同。我們分表層微帶線和內層帶狀線兩種情況來討論保護地線對數字信號的隔離效果。以下討論我沒假定PCB走線都是50Ω阻抗控制的。
展開 高速PCB設計中的打孔包地與串擾分析
這也是很多低頻板上經常見到的“包地”的原因。但是，如果需要隔離的數字信號，情況會有所不同。我們分表層微帶線和內層帶狀線兩種情況來討論保護地線對數字信號的隔離效果。以下討論我沒假定PCB走線都是50Ω阻抗控制的。
表層走線
仍然使用上面的表層走線疊層結構，線寬為6mil，介質厚度為3.6mil，介電常數為4.5。攻擊信號為上升時間Tr=200ps的階躍波形。
電路設計PCB布線知識大全，建議收藏！
（5）合理分配電源和地。（6） DGND、AGND、實地分開。（7） 電源及臨界信號走線使用寬線。（8）電源線與地線應盡可能呈放射狀，以及信號線不能出現回環走線。（9）數字電路放置于并行總線/串行DTE接口附近，DAA電路放置于電話線接口附近。
（10）小的分立器件走線須對稱，間距比較密的SMT焊盤引線應從焊盤外部連接，不允許在焊盤中間直接連接。
（11）關鍵信號線優先：電源、摸擬小信號、高速信號、時鐘信號和同步信號等關鍵信號優先。
（12）布線密度優先原則：從單板上連接關系最復雜的器件著手布線。從單板上連線最密集的區域開始布線。
（13）PCB設計中應避免產生銳角和直角，產生不必要的輻射，同時PCB生產工藝性能也不好。
（14）貼片焊盤上不能有通孔，以免焊膏流失造成元件虛焊。重要信號線不準從pin腳間穿過。PCB高頻電路布線
（1）合理選擇PCB層數。用中間的電源層(vcc layer)和地層(Gnd layer)可以起到屏蔽作用，有效降低寄生電感和寄生電容，也可大大縮短布線的長度，減少信號間的交叉干擾。
（2）走線方式：必須按照45°的拐角方式，不要用90°的拐角。如下圖：
（3）層間布線方向：應該互相垂直，頂層是水平方向，則底層為垂直方向，可以減少信號間的干擾。
（4）包地：對重要的信號進行包地處理，可以顯著提高該信號的抗干擾能力，也可以多干擾信號進行包地，使其不能干擾其他信號。
（5）加解耦電容（去耦電容）：在IC的電源端加解耦電容。
（6）高頻扼流：當有數字地和模擬地等公共接地時，要在它們之間加高頻扼流器件，一般可以用中心孔穿有導線的高頻鐵氧體磁珠。
（7）鋪銅：增加接地的面積也可減小信號的干擾。
展開 PCB布線知識大全，建議收藏！
（4）包地：對重要的信號進行包地處理，可以顯著提高該信號的抗干擾能力，也可以多干擾信號進行包地，使其不能干擾其他信號。
（5）加解耦電容（去耦電容）：在IC的電源端加解耦電容。
（6）高頻扼流
：當有數字地和模擬地等公共接地時，要在它們之間加高頻扼流器件，一般可以用中心孔穿有導線的高頻鐵氧體磁珠。
（7）鋪銅
：增加接地的面積也可減小信號的干擾。（在鋪銅過程中需要去除死銅）
（8）走線長度：走線長度越短越好，這樣的話，受到的干擾就會減少。當然不是所有走線只追求短，比如DDR走線，講究的是時鐘、地址、數據走線之間的等長，所以會看到很多特意為了增加長度的蛇形走線。
EDA365電子論壇
特殊元器件的布線
（1）高頻元件
：高頻元件之間的連線越短越好，設法減小連線的分布參數和相互之間的電干擾，容易干擾的元器件不能距離太近。
（2）具有高電位差的元件
：應加大具有高電位差元器件和連線之間的距離，以免出現意外短路損壞元器件。
為避免爬電現象的發生，一般要求2000V電位差之間的銅箔線距離應大于2mm。
（3）重量大的元件
：重量過重的元器件應該有支架固定。
（4）發熱與熱敏元件：注意發熱元件應遠離熱敏元件。高熱器件要均衡分布。
展開 干貨｜射頻和數模電路PCB一般布局設計指南
至少20mil.
32，同層內非耦合微帶線要做包地銅皮處理并在地銅皮上加地過孔，孔間距小于λ/20，均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離微帶線邊緣大于等于2W 的寬度或者3H 的寬度，H 表示微帶襯底介質的厚度。
33，禁止RF 信號走線跨第二層的地平面縫隙。
34，帶狀線布線:射頻信號要從PCB 中間層穿過，常見為從第3 層，第2 層和第4 層必須完整接地，即偏心帶狀線結構。
35，帶狀線兩邊的邊緣離上下地平面邊緣至少3W 寬度，且在3W 范圍內，不得有非接地的過孔。
36，同層內帶狀線要做包地銅皮處理并在地銅皮上加地過孔，孔間距小于λ/20，均勻排列整齊。地銅箔邊緣要光滑、平整、禁止尖銳毛刺。建議包地銅皮邊緣離帶狀線邊緣大于等于2W 的寬度或者3H 的寬度，H 表示帶狀線上下介質層總厚度。
37，如果帶狀線要傳輸大功率信號，為了避免50 歐姆線寬過細，通常要將帶狀線區域的上下兩個參考平面的銅皮做挖空處理，挖空寬度為帶狀線的總介質厚度的5 倍以上，如果線寬仍然達不到要求，則再將上下相鄰的第二層參考面挖空。
布局案例
來源：EDA365
展開 【PCB干貨】警惕：別讓這些設計中的小細節毀了你的整個PCB設計！
5、去耦電容靠近 IC電源管腳，并使之與電源和地之間形成的回路最短。
PCB布線規范細節
1.跨分割：指的是信號參考面不連續，信號線跨越了倆個不同的參考平面，而對信號產生一系列的EMI和串擾。PCB中的跨分割可能對于低頻信號的來說影響是沒有很大的，但是對于一些高頻數字電路里面的信號來說，避免跨分割是非常重要的。
2.焊盤出線問題：在PCB設計中，焊盤走線也是一個需要注意的細節。如果在0402電阻封裝的兩個焊盤對角分別走線，加上PCB生產精度造成的阻焊偏差（阻焊窗單邊比焊盤大0.1mm），會形成如下圖中左圖所示的焊盤。在這樣的情況下，電阻焊接時由于焊錫表面張力的作用，會出現如下圖中右圖的不良旋轉。
采用合理的布線方式，焊盤連線采用關于長軸對稱的扇出方式，可以比較有效地減小CHIP元件貼裝后的不良旋轉。如果焊盤扇出的線也關于短軸對稱，還可以減小CHIP元件貼裝后的漂移。
以及相鄰網絡是同網絡不能直接連接，需要先連接處焊盤之后再進行連接，如圖所示，直鏈容易在手工焊接的時候造成連焊。
3.差分走線對內等長細節
差分信號和普通的單端信號走線相比，最明顯的優勢體現在抗干擾能力強、能有效抑制EMI、時序定位精確。很多設計師認為保持等間距比匹配線長更重要。PCB差分走線的設計中最重要的規則就是匹配線長，其它的規則都可以根據，設計時根據實際應用進行靈活處理。如下圖列舉出一些對內等長的一些細節方法。
4.時鐘信號，高頻信號盡量進行包地屏蔽處理，如果沒有空間包地的話盡量隔開3W的間距。
展開 PCB評審時，對有可能產生天線效應的鋪銅提出修改意見
評審開始后，大家紛紛開始討論，各抒己見，有的提出了哪條線要如何如何走才好看，有的提出了這個器件布局不好，要怎么怎么放才好，有的提出了這個時鐘線要做包地處理，有的提出來了這根線走得有點細，需要過大電流……
02
我的建議
我仔細看了看，發現他的PCB的鋪銅存在有些嚴重的問題，很多地方的地網絡的銅呈現條形狀，其中一端跟大地連起來，另外一端卻是懸空的，沒有和其他附近的地連通，也沒有打孔和地層連接，這個PCB是一個四層層板，頂層和底層是元器件與信號層，第二層是地平面層，第三層是電源平面。所以只要能打過孔，就能和地平面連接上了。如下面的圖所示。
從上面的圖可以看到很多條形的地，夾于兩根線之間。如果不理會這些條形的地，有沒有問題呢？在高速電路板中，這種一端懸空的條狀的地，會等效成天線，產生天線效應，向空間輻射，最終EMC測試可能通不過。
03
解決方法
我在會上提出了這個問題，建議優化這些鋪銅。優化方法有
1，調小走線的間距，不讓地鋪進去。
2，設置禁止區，不讓地鋪進去。
3，調大走線的間距，讓地鋪過去，和旁邊的地連起來。
4，在條狀的地的末端打過孔下到地平面層，讓它和地平面連起來。
展開 慘不忍睹！新手第一次layout到底能挑出多少毛病？
3.晶振盡量靠近CPU引腳，且下面不要有走線，晶振引線包地。還有在晶振回路上盡量讓一讓，不要讓他的電流回路多饒。對了，你還打過孔在晶振這...
4.千萬不要自動布線，慘不忍睹
網友B:
那usb反了吧
網友C：
關鍵是規則,你能給出個規則讓我們大家看看嗎
網友D：
從來沒用過自動布線....
網友E：
花50打個板子出來就知道你應該什么改進了
網友F：
布局有待改進，元器件可以擺放整齊，板子還可以壓縮空間，晶振應該靠近MCU，另外電源線的處理，不要用自動布線，
網友G：
同樓上說的，晶振放那么遠干嘛？如果是低頻的還可以，高頻就肯定出問題了，而且這布局很不緊湊，中間的過孔多的嚇人。
網友H：
你這個板子完全可以縮小一半吧
網友I：
感覺還是可以縮小~布局在簡潔點，慎用自動布線
網友j：
對于用這款軟件沒幾年經驗的，看到自動布線的，，直接PASS，，不管布的多好，，，都是losser
網友K：
樓主， USB明顯反了，你這樣沒辦法插線滴。表示我一直手動布線，那線布出來叫整齊漂亮
樓主被眾多工程師吐槽得體無完膚，不過樓主的板子實在槽點很多。
但話又說回來，哪個工程師都是從新手過來的，被批很正常，建議虛心接受，不經歷風雨怎能堅彩虹啊。
展開 根據經驗總結從三個方面考慮PCB的設計
首先對電源線和地線的設計，我們要保證線寬加粗，這樣才能盡可能地減少其阻抗值。隨著芯片的速度越來越高，我們越來越多地使用多層板，通過專用的電源層做電源平面分割供電和專用的地層構成回路，這樣就減少了線路的電感。
二.從信號完整性來考慮PCB的設計
PCB的信號完整性問題主要包括信號反射、串擾、信號延遲和時序錯誤。
1、反射：信號在傳輸線上傳輸時，當高速PCB上傳輸線的特征阻抗與信號的源端阻抗 或負載阻抗不匹配時，信號會發生反射，使信號波形出現過沖、下沖和由此導致的振鈴現象。PCB設計時一般是通過做阻抗匹配來防止反射的產生。
單端50 ohm
差分100 ohm
2、 串擾：在PCB中，串擾是指當信號在傳輸線上傳播時，因電磁能量通過互容和互感耦合 對相鄰的傳輸線產生的不期望的噪聲干擾，它是由不同結構引起的電磁場在同一區域里的相互作用而產生的。互容引發耦合 電流，稱為容性串擾；而互感引發耦合電壓，稱為感性串擾。在PCB上，串擾與走線長度、信號線間距，以及參考地平面的狀況等有關。PCB設計時一般是通過3W原則或者是包地防止串擾的產生。
3、信號延遲和時序錯誤：信號在PCB的導線上以有限的速度傳輸，信號從驅動端發出到達接收端，其間存在一個傳輸延遲。過多的信號延遲或者信號延遲不匹配可能導致時序錯誤和邏輯器件功能混亂。這種情況，一般是DDR產生，所以PCB設計時一般是做等防止信號延遲和時序錯誤的產生。
三.從EMC角度來考慮PCB的設計
EMC三大要素，干擾源，傳播途徑和敏感器件。所以設計時從消除干擾源，切斷傳播途徑和蔽屏敏感器件入手，以下的方法就是居于這些思路來考慮的。
1，合理布局
在器件布置方面,原則上應將相互有關的器件盡量靠近,將數字電路、模擬電路及電源電路分別放置,將高頻電路與低頻電路分開。
展開 
一文讀懂pcb中的模擬信號
而針對模擬信號內部，也會對同一組模擬信號進行包地隔離，如圖是音頻接口的模擬信號處理。
基于RFCMOS工藝的車載HD Radio數字收音機方案
Si4761與Si4613之間的時鐘走線盡量短直，并且走線兩側需包地處理。
圖3：Si4761前端TUNER與SI4613后端基帶處理器共享晶體連接圖
(end)
干貨 | 如何規劃原理圖設計評審
過程中可以參考5W+1H原則：即對選定的項目、工序或操作，都要從原因（何因Why）、對象（何事What）、地點（何地Where）、時間（何時When）、人員（何人Who）、方法（何法How）等六個方面提出問題進行思考。
不到之處，歡迎留言區補充~
—— The End ——
本文編輯轉載，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責。如涉及作品內容、版權和其它問題，請在30日內與本公眾號聯系，我們將在第一時間刪除內容!
戳↓↓↓
關注公眾號『凡億PCB』，后臺回復對應關鍵詞：封裝規范、模電、PCB規范、開關電源、凡億知新、直播匯總...，領對應【干貨資料包】
●
【技術文章】
PADS PCB如何導入ORCAD繪制的原理圖？
●
【技術文章】PCB板的顏值越高就越好用嗎？阻焊油墨顏色對板有什么影響？
●【干貨合集】收藏 | PCB生產工藝流程大合集
●【干貨資料
】104條PCB布局布線技巧問答，助你畫板無憂！
●
【技術干貨】PADS學會這個就夠了？無模命令整理大全
●【資料領取】70G硬件設計資料匯總免費送
覺得內容不錯的話，點個在看唄
展開 干貨 | 如何規劃原理圖設計評審
過程中可以參考5W+1H原則：即對選定的項目、工序或操作，都要從原因（何因Why）、對象（何事What）、地點（何地Where）、時間（何時When）、人員（何人Who）、方法（何法How）等六個方面提出問題進行思考。
不到之處，歡迎留言區補充~
—— The End ——
本文編輯轉載，轉載目的在于傳遞更多信息，并不代表本網贊同其觀點和對其真實性負責。如涉及作品內容、版權和其它問題，請在30日內與本公眾號聯系，我們將在第一時間刪除內容!
戳↓↓↓
關注公眾號『凡億PCB』，后臺回復對應關鍵詞：封裝規范、模電、PCB規范、開關電源、凡億知新、直播匯總...，領對應【干貨資料包】
●
【技術文章】
PADS PCB如何導入ORCAD繪制的原理圖？
●
【技術文章】PCB板的顏值越高就越好用嗎？阻焊油墨顏色對板有什么影響？
●【干貨合集】收藏 | PCB生產工藝流程大合集
●【干貨資料
】104條PCB布局布線技巧問答，助你畫板無憂！
●
【技術干貨】PADS學會這個就夠了？無模命令整理大全
●【資料領取】70G硬件設計資料匯總免費送
覺得內容不錯的話，點個在看唄
展開 