不知火舞的被虐|伊人天伊人天天综合网|博洛尼亚天气|任你懆这里只有精品4|久久美日韩精品久久|掌中之物漫画免费阅读观看|0丨d老妇

ansys仿真復(fù)雜桁架的案例

Realtek與Ansys合作利用前沿仿真工作流程加速RFIC和高速I(mǎi)C的復(fù)雜設(shè)計(jì)
Ansys RaptorH可檢測(cè)并減少電磁干擾問(wèn)題,將建模時(shí)間縮短了高達(dá)10倍 主要亮點(diǎn) Realtek使用Ansys解決方案加速高度復(fù)雜射頻集成電路(RFIC)的設(shè)計(jì) RaptorH幫助Realtek的IC設(shè)計(jì)人員更快地解決極具挑戰(zhàn)的RFIC設(shè)計(jì)問(wèn)題,并顯著提高仿真的預(yù)測(cè)準(zhǔn)確性與效率 Realtek采用了Ansys開(kāi)發(fā)的先進(jìn)且用戶(hù)友好型電磁(EM)仿真工作流程,通過(guò)縮小芯片面積加速復(fù)雜RFIC設(shè)計(jì)并提高效率。Realtek采用RaptorH的芯片優(yōu)化建模流程,通過(guò)準(zhǔn)確預(yù)測(cè)從RFIC與高速I(mǎi)C到前沿物聯(lián)網(wǎng)產(chǎn)品等應(yīng)用中的EM耦合,大幅縮短仿真時(shí)間并減少過(guò)度設(shè)計(jì)浪費(fèi)。 RFIC的先進(jìn)節(jié)點(diǎn)設(shè)計(jì)必須應(yīng)對(duì)高頻毫米波信號(hào)引起的電磁干擾以及不同RF模塊之間出現(xiàn)的電磁干擾的挑戰(zhàn)。為了更好的把控設(shè)計(jì)裕量,Realtek IC設(shè)計(jì)人員依靠Ansys? RaptorH?的大容量引擎來(lái)高保真地分析完整的電路模塊。 通過(guò)采用這種芯片優(yōu)化建模流程,Realtek設(shè)計(jì)人員將電磁建模時(shí)間縮短了3-10倍。此外,在極其復(fù)雜的設(shè)計(jì)中,他們還通過(guò)大幅減少模塊到模塊的電磁串?dāng)_來(lái)縮小芯片基板面積。 圖為Ansys RaptorH對(duì)硅上射頻線圈進(jìn)行詳細(xì)建模以高度精確地模擬電磁相互作用的示例 Realtek副總裁黃依瑋(Yee-Wei Huang)表示:“RaptorH提供了高度直觀的圖形用戶(hù)界面和簡(jiǎn)化的設(shè)置,無(wú)需對(duì)布局或代工廠技術(shù)文件進(jìn)行任何手動(dòng)修改即可執(zhí)行電磁耦合分析。這有助于我們的工程團(tuán)隊(duì)發(fā)現(xiàn)片上設(shè)計(jì)流程中的電磁耦合問(wèn)題,這種預(yù)測(cè)精度,加上其高容量和速度,使我們的設(shè)計(jì)人員能夠在不影響全新且極其復(fù)雜的芯片保真度的情況下,最大限度地減小面積并提高價(jià)值。”
展開(kāi)
Realtek與Ansys合作利用前沿仿真工作流程加速RFIC和高速I(mǎi)C的復(fù)雜設(shè)計(jì)
Ansys RaptorH可檢測(cè)并減少電磁干擾問(wèn)題,將建模時(shí)間縮短了高達(dá)10倍 主要亮點(diǎn) Realtek使用Ansys解決方案加速高度復(fù)雜射頻集成電路(RFIC)的設(shè)計(jì) RaptorH幫助Realtek的IC設(shè)計(jì)人員更快地解決極具挑戰(zhàn)的RFIC設(shè)計(jì)問(wèn)題,并顯著提高仿真的預(yù)測(cè)準(zhǔn)確性與效率 Realtek采用了Ansys開(kāi)發(fā)的先進(jìn)且用戶(hù)友好型電磁(EM)仿真工作流程,通過(guò)縮小芯片面積加速復(fù)雜RFIC設(shè)計(jì)并提高效率。Realtek采用RaptorH的芯片優(yōu)化建模流程,通過(guò)準(zhǔn)確預(yù)測(cè)從RFIC與高速I(mǎi)C到前沿物聯(lián)網(wǎng)產(chǎn)品等應(yīng)用中的EM耦合,大幅縮短仿真時(shí)間并減少過(guò)度設(shè)計(jì)浪費(fèi)。 RFIC的先進(jìn)節(jié)點(diǎn)設(shè)計(jì)必須應(yīng)對(duì)高頻毫米波信號(hào)引起的電磁干擾以及不同RF模塊之間出現(xiàn)的電磁干擾的挑戰(zhàn)。為了更好的把控設(shè)計(jì)裕量,Realtek IC設(shè)計(jì)人員依靠Ansys? RaptorH?的大容量引擎來(lái)高保真地分析完整的電路模塊。 通過(guò)采用這種芯片優(yōu)化建模流程,Realtek設(shè)計(jì)人員將電磁建模時(shí)間縮短了3-10倍。此外,在極其復(fù)雜的設(shè)計(jì)中,他們還通過(guò)大幅減少模塊到模塊的電磁串?dāng)_來(lái)縮小芯片基板面積。
展開(kāi)