晶片的案例
化合物半導(dǎo)體單晶片清洗技術(shù)
【摘要】本文開發(fā)了一種新穎的單晶片清洗技術(shù)，以滿足化合物半導(dǎo)體制造的需求:去除光刻膠和蝕刻后殘留物，同時(shí)保持與各種化合物半導(dǎo)體材料、暴露金屬和介電層的兼容性。CoatsClean平臺(tái)是工藝和化學(xué)技術(shù)的結(jié)合，具有顯著減少化學(xué)物質(zhì)使用、縮短工藝時(shí)間、晶圓間一致性和工藝靈活性的特點(diǎn)。本文描述了CoatsClean技術(shù)，并展示了在生產(chǎn)聚酰亞胺過孔和基座層的GaAs異質(zhì)結(jié)雙極晶體管(HBT)時(shí)去除蝕刻后殘留物的能力。
coats清潔過程描述
CoatsCleanTM工藝采用了一種新開發(fā)的EVG-301RS單片光刻膠剝離系統(tǒng)，專門用于實(shí)現(xiàn)CoatsCleanTM技術(shù)。用有機(jī)溶劑配方脫衣器去除。CoatsCleanTM過程是在一個(gè)碗中執(zhí)行的多步驟過程，它使工具占用空間很小。晶片上涂上配方的脫衣器，有足夠的體積可以完全覆蓋晶片的頂部表面，與浸沒或單晶片噴霧工具相比，每個(gè)晶片的化學(xué)使用顯著減少。接下來，使用用點(diǎn)加熱，將配方在晶片上加熱。使用點(diǎn)加熱提供了靈活性，處理在不同的晶圓類型在相同的工具和在同一碗。加熱后，首先用少量的新鮮配方?jīng)_洗配方，然后用水噴霧沖洗。
最后，通過旋轉(zhuǎn)干燥來干燥晶片。除了減少化學(xué)物質(zhì)的使用外，在每個(gè)晶片上使用新鮮的、未使用的溶液還會(huì)導(dǎo)致晶片對(duì)晶片的一致性和增加化學(xué)配方的穩(wěn)定性，因?yàn)榇鎯?chǔ)在工具中的化學(xué)物質(zhì)是在室溫下而不是在較高的清洗溫度下保存的。總的來說，CoatsCleanTM技術(shù)提供了一種光致光刻膠去除和晶片清潔的新方法，與傳統(tǒng)的光刻膠條工藝相比，它提供了環(huán)境的可持續(xù)性和更低的擁有成本。
展開 一文看懂碳化硅晶片加工及難點(diǎn)
6、晶片拋光：通過機(jī)械拋光和化學(xué)機(jī)械拋光方法得到表面無損傷的碳化硅拋光片。
7、晶片檢測(cè)：使用光學(xué)顯微鏡、X射線衍射儀、表面平整度測(cè)試儀、表面缺陷綜合測(cè)試儀等儀器設(shè)備，檢測(cè)碳化硅晶片的微管密度、表面粗糙度、電阻率、彎曲度、厚度變化、表面劃痕等各項(xiàng)參數(shù)指標(biāo)。
8、晶片清洗：以清洗藥劑和純水對(duì)碳化硅拋光片進(jìn)行清洗處理，去除拋光片上殘留的拋光液等表面沾污物，再通過超高純氮?dú)夂退Ω蓹C(jī)將晶片吹干、甩干。
02
碳化硅襯底加工難點(diǎn)
碳化硅襯底制備過程主要存在以下難點(diǎn)：
一、對(duì)溫度和壓力的控制要求高，其生長溫度在2300℃以上；
二、長晶速度慢，7 天的時(shí)間大約可生長2cm 碳化硅晶棒；
三、晶型要求高、良率低，只有少數(shù)幾種晶體結(jié)構(gòu)的單晶型碳化硅才可作為半導(dǎo)體材料；
四、切割磨損高，由于碳化硅的硬度極大，在對(duì)其進(jìn)行切割時(shí)加工難度較高且磨損多。昂貴的時(shí)間成本和復(fù)雜的加工工藝使得碳化硅襯底的成本較高，限制了碳化硅的應(yīng)用放量。
此外，晶片尺寸越大，對(duì)應(yīng)晶體的生長與加工技術(shù)難度越大，而下游器件的制造效率越高、單位成本越低。目前國際碳化硅晶片廠商主要提供4英寸至6英寸碳化硅晶片，Wolfspeed、II-VI等國際龍頭企業(yè)已開始投資建設(shè)8英寸碳化硅晶片生產(chǎn)線。
展開 白石墨烯里程碑，晶片級(jí)單晶hBN膜橫空出世
晶片級(jí)SC-hBN film薄膜的防銅氧化和水蒸氣阻隔保護(hù)層應(yīng)用
【總結(jié)】
總之，作者采用能夠自調(diào)節(jié)的圓形hBN晶粒之間的自準(zhǔn)直的方法合成了無晶界的SC-hBN薄膜。關(guān)鍵步驟是圓形hBN顆粒在液態(tài)Au襯底上發(fā)生旋轉(zhuǎn)，由每個(gè)顆粒周圍的B原子和N原子之間的吸引靜電相互作用調(diào)節(jié)，最終導(dǎo)致hBN薄膜在晶片上的單晶生長。SC-hBN薄膜是石墨烯/hBN異質(zhì)結(jié)構(gòu)和WS2薄膜在晶片規(guī)模上單晶生長的有前景的襯底。作者合成SC-hBN薄膜的策略為其他2D材料及其異質(zhì)結(jié)構(gòu)在晶片上的單晶生長開辟了新的道路。
文獻(xiàn)鏈接：Wafer-scale single-crystal hexagonal boron nitride film via self-collimated grain formation, (Science, 2018, DOI: 10.1126/science.aau2132)
展開 [VirtualLab] 用于微結(jié)構(gòu)晶片檢測(cè)的光學(xué)系統(tǒng)
摘要
在半導(dǎo)體工業(yè)中，晶片檢測(cè)系統(tǒng)被用來檢測(cè)晶片上的缺陷并找到它們的位置。為了確保微結(jié)構(gòu)所需的圖像分辨率，檢測(cè)系統(tǒng)通常使用高NA物鏡，并且工作在UV波長范圍內(nèi)。作為例子，我們建立了包括高NA聚焦和光與微結(jié)構(gòu)相互作用的完整晶片檢測(cè)系統(tǒng)的模型，并演示了成像過程。
任務(wù)描述
微結(jié)構(gòu)晶圓
通過在堆棧中定義適當(dāng)形狀的表面和介質(zhì)來模擬諸如在晶片上使用的周期性結(jié)構(gòu)的柵格結(jié)構(gòu)。然后，該堆棧可以導(dǎo)入到各種不同的組件中，具體取決于預(yù)期用途。在這種情況下，我們將堆棧加載到一般光學(xué)設(shè)置中的一個(gè)光柵組件中，以便模擬整個(gè)系統(tǒng)。有關(guān)詳細(xì)信息，請(qǐng)參閱：用于通用光學(xué)系統(tǒng)的光柵元件
微結(jié)構(gòu)晶片的角度響應(yīng)
該光柵組件使用傅里葉模態(tài)法(FMM)，也稱為嚴(yán)格耦合波分析(RCWA)，其運(yùn)作在k域中。當(dāng)入射大NA光束時(shí)，需要考慮在k域中有足夠數(shù)量的采樣點(diǎn)來解決角度敏感效應(yīng)。在光柵組件的求解器區(qū)域中，用戶可以輕松地調(diào)整此參數(shù)，以確保快速而準(zhǔn)確的模擬。
大NA物鏡
Lens System Component允許輕松定義由光滑表面和均勻、各向同性介質(zhì)的交替序列組成的組件。在界面和材料方面，可以從內(nèi)置目錄中選擇現(xiàn)成的條目，也可以定制自己的條目，以實(shí)現(xiàn)最大的靈活性。
通用探測(cè)器和探測(cè)器插件
通用探測(cè)器可以評(píng)估入射場(chǎng)，并通過所謂的附加組件計(jì)算各種物理量。作為結(jié)果，所提供的附加組件之一提供了空間域中的輻照度。有關(guān)詳細(xì)信息，請(qǐng)參閱：通用探測(cè)器
非序列追跡
將通道配置模式切換設(shè)置為手動(dòng)配置后，用戶可以為系統(tǒng)中的每個(gè)表面指定要為模擬打開哪些通道。當(dāng)運(yùn)行模擬時(shí)，將執(zhí)行活動(dòng)光路的初步分析(通過所謂的光路查找器)。然后，引擎將沿著這些光路追跡磁場(chǎng)，直到系統(tǒng)中的探測(cè)器。
展開 
VirtualLab：用于微結(jié)構(gòu)晶片檢測(cè)的光學(xué)系統(tǒng)
摘要
在半導(dǎo)體工業(yè)中，晶片檢測(cè)系統(tǒng)被用來檢測(cè)晶片上的缺陷并找到它們的位置。為了確保微結(jié)構(gòu)所需的圖像分辨率，檢測(cè)系統(tǒng)通常使用高NA物鏡，并且工作在UV波長范圍內(nèi)。作為例子，我們建立了包括高NA聚焦和光與微結(jié)構(gòu)相互作用的完整晶片檢測(cè)系統(tǒng)的模型，并演示了成像過程。
任務(wù)描述
微結(jié)構(gòu)晶圓
通過在堆棧中定義適當(dāng)形狀的表面和介質(zhì)來模擬諸如在晶片上使用的周期性結(jié)構(gòu)的柵格結(jié)構(gòu)。然后，該堆棧可以導(dǎo)入到各種不同的組件中，具體取決于預(yù)期用途。在這種情況下，我們將堆棧加載到一般光學(xué)設(shè)置中的一個(gè)光柵組件中，以便模擬整個(gè)系統(tǒng)。有關(guān)詳細(xì)信息，請(qǐng)參閱：用于通用光學(xué)系統(tǒng)的光柵元件
微結(jié)構(gòu)晶片的角度響應(yīng)
該光柵組件使用傅里葉模態(tài)法(FMM)，也稱為嚴(yán)格耦合波分析(RCWA)，其運(yùn)作在k域中。當(dāng)入射大NA光束時(shí)，需要考慮在k域中有足夠數(shù)量的采樣點(diǎn)來解決角度敏感效應(yīng)。在光柵組件的求解器區(qū)域中，用戶可以輕松地調(diào)整此參數(shù)，以確保快速而準(zhǔn)確的模擬。
大NA物鏡
Lens System Component允許輕松定義由光滑表面和均勻、各向同性介質(zhì)的交替序列組成的組件。在界面和材料方面，可以從內(nèi)置目錄中選擇現(xiàn)成的條目，也可以定制自己的條目，以實(shí)現(xiàn)最大的靈活性。
通用探測(cè)器和探測(cè)器插件
通用探測(cè)器可以評(píng)估入射場(chǎng)，并通過所謂的附加組件計(jì)算各種物理量。作為結(jié)果，所提供的附加組件之一提供了空間域中的輻照度。有關(guān)詳細(xì)信息，請(qǐng)參閱：通用探測(cè)器
非序列追跡
將通道配置模式切換設(shè)置為手動(dòng)配置后，用戶可以為系統(tǒng)中的每個(gè)表面指定要為模擬打開哪些通道。當(dāng)運(yùn)行模擬時(shí)，將執(zhí)行活動(dòng)光路的初步分析(通過所謂的光路查找器)。
展開 晶圓 | 日本山壽陶瓷量產(chǎn)8吋晶片！預(yù)計(jì)明年月產(chǎn)能達(dá)10000片
CINNO Research產(chǎn)業(yè)資訊，據(jù)日媒Newswitch報(bào)道，日本山壽陶瓷對(duì)智能手機(jī)表面聲波（SAW）濾波器制作用材料實(shí)現(xiàn)了量產(chǎn)，該材料為直徑8英寸（約20厘米）的氧化物單晶晶片。一直以來，SAW 濾波器用主流晶片直徑為4英寸，但隨著5G通信的發(fā)展，山壽陶瓷預(yù)估今后對(duì)SAW 濾波器的需求還將會(huì)增加，為此，將通過量產(chǎn)更大直徑晶片來實(shí)現(xiàn)市場(chǎng)差別化。此次量產(chǎn)體系建立將投資約20億日元（約人民幣1.02億元），預(yù)計(jì)2023年產(chǎn)能將達(dá)到每月10,000片。
實(shí)現(xiàn)量產(chǎn)的8英寸LN單晶及晶圓
山壽陶瓷除了已經(jīng)開始量產(chǎn)的8英寸鈮酸鋰（LN）晶片外，還將在2022年底前，針對(duì)已經(jīng)實(shí)現(xiàn)樣品出貨的8英寸鉭酸鋰（LT）晶片建立量產(chǎn)體系。為此，山壽陶瓷計(jì)劃在處理晶體的Centrair晶體材料研究所（愛知縣常滑市）、處理加工的瀨戶工廠（愛知縣瀨戶市）和處理拋光的總部工廠（愛知縣尾張旭市）等處，強(qiáng)化生產(chǎn)設(shè)施建設(shè)。
在自動(dòng)駕駛等未來5G的擴(kuò)展方面，考慮到對(duì)特定頻段提取無線電波電子元件SAW 濾波器的需求將增加，山壽陶瓷也將擴(kuò)大生產(chǎn)以應(yīng)對(duì)。盡管LN和LT在對(duì)溫度的反應(yīng)特性方面存在差異，但通過在包括LN相關(guān)產(chǎn)品中應(yīng)用提高性能的創(chuàng)新技術(shù)，預(yù)計(jì)今后對(duì)這兩種產(chǎn)品的需求都將會(huì)增加。
展開 ANSYS多物理場(chǎng)仿真解決方案憑借其多晶片集成高級(jí)封裝技術(shù)獲得了Samsung Foundry認(rèn)證
ANSYS和三星支持AI、5G、汽車、高性能計(jì)算和網(wǎng)絡(luò)應(yīng)用的全新3D-IC參考流程
2019年10月17日，匹茲堡訊– ANSYS（NASDAQ:ANSS）多物理場(chǎng)仿真解決方案憑借其最新的多晶片集成TM (MDI)高級(jí)2.5D/3D集成電路 (2.5D/3D-IC)封裝技術(shù)獲得了Samsung Foundry認(rèn)證。 在為人工智能（AI）、5G、汽車、網(wǎng)絡(luò)和高性能計(jì)算（HPC）等應(yīng)用設(shè)計(jì)2.5/3D-IC時(shí)，該認(rèn)證使雙方客戶能夠在更小的尺寸內(nèi)提高性能并降低功耗。
由三星MDI支持的系統(tǒng)級(jí)封裝設(shè)計(jì)非常復(fù)雜，多個(gè)晶片以2.5D/3D封裝配置集成在一個(gè)interposer上。MDI流能與單個(gè)畫布中的分析、實(shí)施和物理驗(yàn)證相結(jié)合，并獨(dú)具早期系統(tǒng)級(jí)路徑發(fā)現(xiàn)和復(fù)雜的多物理場(chǎng)簽核功能。這些設(shè)計(jì)廣泛應(yīng)用于AI、5G、汽車、高速網(wǎng)絡(luò)和高性能計(jì)算應(yīng)用，以實(shí)現(xiàn)極高的系統(tǒng)帶寬、低延遲和高性能。MDI簽核的ANSYS多物理場(chǎng)仿真解決方案能提供完整的2.5D/3D-IC方法，用于對(duì)芯片、封裝和電路板以及系統(tǒng)設(shè)計(jì)進(jìn)行寬頻譜范圍內(nèi)的功率、信號(hào)以及熱完整性與可靠性分析，以提高工程效率、實(shí)現(xiàn)仿真精度并加速獲得結(jié)果。
ANSYS? Icepak?與ANSYS? RedHawk?系列產(chǎn)品的電源、信號(hào)和熱完整性及可靠性分析解決方案均獲得了Samsung Foundry的認(rèn)證，該認(rèn)證允許通過硅通孔、微凸點(diǎn)、高帶寬存儲(chǔ)器、高速接口和不同晶片對(duì)硅interposer進(jìn)行詳細(xì)建模，這對(duì)于準(zhǔn)確仿真功率、信號(hào)和熱完整性效應(yīng)來說至關(guān)重要。
三星電子公司Foundry設(shè)計(jì)技術(shù)團(tuán)隊(duì)副總裁Jung Yun Choi說：“Samsung Foundry和ANSYS高級(jí)MDI封裝參考流程使我們雙方的共同客戶能夠通過準(zhǔn)確分析芯片、封裝和電路板之間的復(fù)雜互連來滿足更高的功率、性能和面積要求，并降低成本，縮短周轉(zhuǎn)時(shí)間。
展開 檢查微型晶片的光學(xué)系統(tǒng)
成像系統(tǒng)>包括光柵
任務(wù)/系統(tǒng)說明
亮點(diǎn)
? 在復(fù)雜光學(xué)系統(tǒng)中，包含光柵（如，非常大的數(shù)值孔徑(NA)）
? 嚴(yán)格分析光柵衍射效率
? 考慮入射光的方向分布
說明：光源
說明：光束分束器
說明：檢測(cè)透鏡系統(tǒng)
說明：微型晶片
說明：檢測(cè)物鏡
說明：探測(cè)器
結(jié)果：3D光線追跡（只有0級(jí)）
結(jié)果：3D光線追跡（所有級(jí)）
結(jié)果：光線追跡
結(jié)果：場(chǎng)追跡
結(jié)果：線性偏振光的場(chǎng)追跡
文檔和技術(shù)信息
碳化硅單晶襯底加工技術(shù)現(xiàn)狀及發(fā)展趨勢(shì)
研磨壓力和轉(zhuǎn)速過小，則晶片去除率不足，影響加工效率; 若過大，則晶片幾何尺寸變差，且晶片容易被壓碎，影響成品率。研磨液中的磨粒硬度越高粒徑越大，被加工晶片表面粗糙度越大。研磨盤過硬會(huì)損壞和污染工件表面，軟研磨盤可允許磨料更多的滑動(dòng)運(yùn)動(dòng)，加工后表面光潔度高，但平面度低。未來薄化加工的主要研究方向在于開發(fā)新型砂輪( 主要研究磨料與砂輪結(jié)合劑) 、研磨液/盤( 如半固著磨料磨盤) ，優(yōu)化研磨過程的工藝參數(shù)。此外，研究表明，當(dāng)碳化硅材料去除深度小于 500 nm 時(shí)，高壓相變現(xiàn)象會(huì)導(dǎo)致碳化硅材料以延性方式去除，延性域模式下的加工損傷深度低于脆性斷裂模式，延性域磨削技術(shù)是薄化工藝的發(fā)展方向之一。為防止碎片，優(yōu)化單面研磨技術(shù)是未來薄化加工大尺寸碳化硅晶片的主要技術(shù)發(fā)展趨勢(shì)。
4 碳化硅晶片的拋光
拋光工藝的實(shí)質(zhì)是離散原子的去除。碳化硅單晶襯底要求被加工表面有極低的表面粗
糙度，Si面在 0. 3 nm 之內(nèi)，C 面在 0. 5 nm 之內(nèi)。
根據(jù) GB /T 30656－2014，4 寸碳化硅單晶襯底加工標(biāo)準(zhǔn)如表2 所示。
4. 1 拋光技術(shù)研究現(xiàn)狀
碳化硅晶片的拋光工藝可分為粗拋和精拋，粗拋為機(jī)械拋光，目的在于提高拋光的加工效率。碳化硅單晶襯底機(jī)械拋光的關(guān)鍵研究方向在于優(yōu)化工藝參數(shù)，改善晶片表面粗糙度，提高材料去除率。
目前，關(guān)于碳化硅晶片雙面拋光的報(bào)道較少，相關(guān)工藝參數(shù)有待進(jìn)一步優(yōu)化。精拋為單面拋光，化學(xué)機(jī)械拋光是應(yīng)用最為廣泛的拋光技術(shù)，通過化學(xué)腐蝕和機(jī)械磨損協(xié)同作用，實(shí)現(xiàn)材料表面去除及平坦化。晶片在拋光液的作用下發(fā)生氧化反應(yīng)，生成的軟化層在磨粒機(jī)械作用下相對(duì)容易被除去。
展開 為世界上第一條 200mm 碳化硅中試線鋪平道路
圖 4 (a) 顯示了通過原型 CVD 反應(yīng)器沉積在 200 毫米機(jī)械級(jí) SiC 晶片上的外延層的典型厚度圖。晶圓厚度的平均值為 6.44 μm，標(biāo)準(zhǔn)偏差為 0.05 μm。晶片厚度均勻性，評(píng)估為標(biāo)準(zhǔn)偏差與平均值之間的比率，為 0.8%。觀察到外延層厚度從中心到邊緣略微徑向增加，小于 0.2 μm；厚度圖的不對(duì)稱性主要是由于原型反應(yīng)器中的單區(qū)氣體注入。圖 4 (b) 顯示了由 LPE Spa 在商用 150 mm SiC 晶片上通過標(biāo)準(zhǔn) CVD 反應(yīng)器沉積的外延層厚度圖 [ 15]]。晶圓厚度的平均值為 10.45 μm，標(biāo)準(zhǔn)偏差為 0.04 μm。在這種情況下，晶片厚度均勻度為 0.4%，因此，非常接近使用原型反應(yīng)器在 200 毫米晶片上獲得的值。
圖 4。(a) 200 mm 機(jī)械級(jí)SiC晶片和 (b) 商用 150 mm SiC 晶片上外延層的典型厚度圖
。
圖5（a）和（b）顯示了對(duì)應(yīng)于圖4中已經(jīng)呈現(xiàn)的外延層的摻雜圖，分別生長在（a）200mm SiC晶片和（b）150mm SiC商業(yè)晶片上。200mm晶圓的平均摻雜值為9.54×10 15 cm -3，標(biāo)準(zhǔn)偏差為0.53×10 15 cm -3，晶圓摻雜均勻度為5.6%。
展開 為世界上第一條 200mm 碳化硅中試線鋪平道路
圖 4 (a) 顯示了通過原型 CVD 反應(yīng)器沉積在 200 毫米機(jī)械級(jí) SiC 晶片上的外延層的典型厚度圖。晶圓厚度的平均值為 6.44 μm，標(biāo)準(zhǔn)偏差為 0.05 μm。晶片厚度均勻性，評(píng)估為標(biāo)準(zhǔn)偏差與平均值之間的比率，為 0.8%。觀察到外延層厚度從中心到邊緣略微徑向增加，小于 0.2 μm；厚度圖的不對(duì)稱性主要是由于原型反應(yīng)器中的單區(qū)氣體注入。圖 4 (b) 顯示了由 LPE Spa 在商用 150 mm SiC 晶片上通過標(biāo)準(zhǔn) CVD 反應(yīng)器沉積的外延層厚度圖 [ 15]]。晶圓厚度的平均值為 10.45 μm，標(biāo)準(zhǔn)偏差為 0.04 μm。在這種情況下，晶片厚度均勻度為 0.4%，因此，非常接近使用原型反應(yīng)器在 200 毫米晶片上獲得的值。
圖 4。(a) 200 mm 機(jī)械級(jí)SiC晶片和 (b) 商用 150 mm SiC 晶片上外延層的典型厚
度圖。
圖5（a）和（b）顯示了對(duì)應(yīng)于圖4中已經(jīng)呈現(xiàn)的外延層的摻雜圖，分別生長在（a）200mm SiC晶片和（b）150mm SiC商業(yè)晶片上。200mm晶圓的平均摻雜值為9.54×10 15 cm -3，標(biāo)準(zhǔn)偏差為0.53×10 15 cm -3，晶圓摻雜均勻度為5.6%。
展開 
芯片從業(yè)者不能錯(cuò)過的超薄柔性硅技術(shù)
但是磨削和切割比較粗暴；會(huì)在晶片邊緣處造成晶體缺陷和裂紋。雖然有保護(hù)晶片的變通方法，但厚度低于50微米時(shí)，這些步驟成本非常高。當(dāng)晶片變薄，將其整體磨成均勻的厚度更加困難。芯片制造商必須保證超薄晶片的穩(wěn)定性，只能暫時(shí)將其粘合到硅片或玻璃晶片（即載體）上；安裝和拆卸這些載體的成本很高。
使芯片變薄的另一種方法是在較厚硅基板上的氧化物層上形成硅薄膜。有了這些硅晶絕緣體，SOI晶片（之所以如此命名，是因?yàn)檠趸枋墙^佳的絕緣體），就能有選擇地、均勻地將硅磨去。但SOI晶片的價(jià)格約為常規(guī)晶片的10倍，加上晶片研磨技術(shù)，處理過程需要額外的基板。除了這些技術(shù)困難外，兩種消減技術(shù)都浪費(fèi)99%的硅晶片。這就像面包師扔掉松餅的底層，只賣松脆的表層一樣。
另一種方法是從最底層開始制造超薄芯片。這是一種顛覆性的解決辦法，與半個(gè)世紀(jì)以來的芯片制造方法背道而馳，但隨著各種應(yīng)用需要的芯片越來越薄，減少浪費(fèi)的層疊技術(shù)越來越理想。
德國斯圖加特微電子研究院開發(fā)了一種層疊技術(shù)，商品名為chipfilm。需要在有很多密封腔的基座上一層一層地結(jié)晶晶體硅。在這個(gè)方案中，將晶體硅層固定在一組小錨點(diǎn)上，確保基座在加工過程中足以支撐芯片，而完成的芯片又不難從晶片頂部折斷下來。之后，我們還可以將大部分的硅作為襯底重新利用。
首先在固體晶片蝕刻出厚1微米的多孔硅層，然后在下面蝕刻出200納米的粗孔硅層。接下來，在高溫下將兩層熔結(jié)起來，粗糙層的納米孔融合，就像小肥皂泡合成大氣泡一樣，下面一層較粗的孔閉合，形成一個(gè)由垂直柱隔開的連續(xù)腔體。
表層作為結(jié)晶硅的種子，在晶片整個(gè)表面上結(jié)晶到所需的厚度。然后，芯片經(jīng)過正常加工，即采用數(shù)百個(gè)步驟在芯片內(nèi)和芯片上建立電子晶體管功能和金屬互連。制作完成后，表層仍通過下層空腔內(nèi)的柱子牢固地附著在較厚的硅晶片上。
展開 速度提升12倍！日本SiC技術(shù)又開掛了？
據(jù)日本科技媒體報(bào)道，AIST開發(fā)了一項(xiàng)高速SiC晶片拋光技術(shù)，可以將速度提升12倍，大幅降低成本，該技術(shù)即將導(dǎo)入6英寸SiC晶圓的集成加工工藝中：
▲速度更快：傳統(tǒng)轉(zhuǎn)速50 rpm，新技術(shù)達(dá)到700rpm。
▲多片拋光：傳統(tǒng)方式只能單片研磨，新技術(shù)可以同時(shí)多片加工。
▲節(jié)省材料：不需要研磨液，只需要水。
速度提升12倍！
高速SiC晶片拋光成本更低
前段時(shí)間（8月份），
日本產(chǎn)業(yè)技術(shù)綜合研究所（AIST）
宣布，他們開發(fā)了一項(xiàng)SiC晶片高速拋光技術(shù)。
據(jù)介紹，這項(xiàng)技術(shù)的鏡面拋光速度比以往快12倍，因此可以大幅縮減SiC晶片加工時(shí)間，
降低成本
。
圖：高速拋光的6英寸碳化硅晶片外觀。
AIST是如何做到的呢？
由于SiC晶片是一種高剛性且脆性的材料，為此迄今為止，即使采用金剛石研磨液進(jìn)行拋光也無法提高研磨速度，因?yàn)檠心ヒ簳?huì)產(chǎn)生摩擦熱。目前，主要是通過研磨進(jìn)行單晶片加工，直至實(shí)現(xiàn)鏡面加工（表面粗糙度Ra≈1 nm），但生產(chǎn)效率不高。
為了加快拋光過程，AIST聯(lián)合瑞穗和富士越機(jī)械工業(yè)開發(fā)了新的SiC晶片拋光技術(shù)，該技術(shù)采用了2種設(shè)備：瑞穗將金剛石磨石成型為平臺(tái)，制成了固定磨粒平臺(tái)；同時(shí)結(jié)合了富士越制造的高速高壓研磨裝置。
圖：瑞穗的固定磨粒平臺(tái)和富士越的高速高壓拋光裝置。
結(jié)果證實(shí)，當(dāng)使用固定磨粒平臺(tái)時(shí)，即使在700rpm時(shí)平臺(tái)旋轉(zhuǎn)速度也與拋光速度成正比。而且，新技術(shù)的拋光速度比使用研磨液（負(fù)載200 g/cm2，轉(zhuǎn)速50 rpm）的典型加工條件快約 12倍。
同時(shí)，采用新技術(shù)，拋光后的SiC晶片Ra約為0.5 nm，實(shí)現(xiàn)了與傳統(tǒng)鏡面研磨工藝相同的表面質(zhì)量。
展開 英特爾通吃新iPhone基帶芯片？高通與蘋果再起風(fēng)波！
原因是在蘋果與行動(dòng)晶片龍頭高通（Qualcomm）因?qū)＠麢?quán)官司越演越烈，讓蘋果決定撤換高通基頻晶片，改采英特爾產(chǎn)品來替代的情況下，加上預(yù)期本次蘋果的新3 款iPhone 將帶來新一波換機(jī)潮的情況下，使得英特爾之前14 奈米制程產(chǎn)能大缺貨的情況雪上加霜。這也將使得之前英特爾轉(zhuǎn)單外包臺(tái)積電生產(chǎn)的傳聞，更有機(jī)會(huì)實(shí)現(xiàn)。
根據(jù)外電報(bào)導(dǎo)，由于跟高通的專利官司還沒結(jié)束，蘋果2018 年的iPhone 所用的基頻完全放棄高通，改由英特爾獨(dú)家供應(yīng)，這部分日前高通也已經(jīng)證實(shí)。據(jù)了解，英特爾提供的基頻晶片，就是最新的14 奈米制程的XM7560 LTE 基頻晶片。英特爾獨(dú)占蘋果iPhone 基頻晶片訂單雖然對(duì)公司拓展行動(dòng)市場(chǎng)業(yè)務(wù)是好事。但是，這對(duì)當(dāng)前14 奈米制程就產(chǎn)能不足的英特爾來說，可能將是最大的麻煩。
報(bào)導(dǎo)進(jìn)一步指出，蘋果過去采用高通來獨(dú)家供應(yīng)基頻晶片時(shí)，每年光是專利授權(quán)費(fèi)及基頻晶片的費(fèi)用就高達(dá)數(shù)十億美元。所以，蘋果在跟高通打?qū)＠偎镜耐瑫r(shí)，也在不斷去高通化以施加壓力。之前，在iPhone 手機(jī)中使用高通的基頻晶片還是多數(shù)。而且，即便當(dāng)年首先采用英特爾基頻晶片的iPhone，蘋果還限制了高通基頻晶片版的LTE 速度。因?yàn)椋⑻貭朮MM7480 基頻速度只有600Mbps，低于高通基頻的1Gbps。
然而，在專利權(quán)官司仍未解決的情況下，蘋果2018 年正式放棄的高通，改由英特爾來獨(dú)家供應(yīng)基頻晶片，這消息高通日前也已經(jīng)證實(shí)。而英特爾提供蘋果的產(chǎn)品，就是最新一代的XMM7560 基頻晶片。這款晶片支援全網(wǎng)通，支援1Gbps下行、150Mbps 上行，支持DSDS 雙卡雙待，支持GPS、北斗、GLONASS 等多個(gè)全球衛(wèi)星系統(tǒng)。因此，可以說除了下行速率還沒完全超越高通的基頻晶片之外，其他規(guī)格已經(jīng)不比高通差了。
展開 ANSYS和TSMC攜手助力芯片制造商設(shè)計(jì)尖端多晶片芯片-封裝系統(tǒng)
通過ANSYS和TSMC的合作，ANSYS解決方案現(xiàn)在能夠?qū)崿F(xiàn)各種多晶片分析，包括抽取、功率和可靠性、信號(hào)和電源完整性、熱以及電磁干擾等。該設(shè)計(jì)實(shí)現(xiàn)方案讓移動(dòng)和物聯(lián)網(wǎng)制造商能夠充分利用ANSYS經(jīng)過全面驗(yàn)證的集成型電路和封裝級(jí)解決方案，從而打造更纖薄、更低成本、更高可靠性的尖端移動(dòng)和物聯(lián)網(wǎng)產(chǎn)品。
ANSYS總經(jīng)理John Lee指出：“我們與TSMC的合作，有助于在市場(chǎng)上推出面向InFO封裝技術(shù)的、經(jīng)過驗(yàn)證的綜合電源信號(hào)完整性和可靠性解決方案。ANSYS的同類最佳工程仿真解決方案幫助我們的共同客戶積極創(chuàng)新，在移動(dòng)和物聯(lián)網(wǎng)應(yīng)用領(lǐng)域超越芯片向封裝和系統(tǒng)級(jí)設(shè)計(jì)發(fā)展。”
TSMC基礎(chǔ)設(shè)施設(shè)計(jì)市場(chǎng)營銷部門高級(jí)總監(jiān)Suk Lee指出：“通過雙方的緊密合作，我們能夠充分滿足InFO技術(shù)領(lǐng)域的可靠性和電源完整性設(shè)計(jì)要求。此次實(shí)現(xiàn)的ANSYS解決方案能夠幫助客戶在整個(gè)芯片、封裝和系統(tǒng)上分析并設(shè)計(jì)可靠的供電網(wǎng)絡(luò)。”
關(guān)于ANSYS, Inc.
作為全球工程仿真領(lǐng)域的領(lǐng)先企業(yè)，ANSYS在眾多產(chǎn)品的創(chuàng)造過程中都扮演著至關(guān)重要的角色。無論是火箭發(fā)射、飛機(jī)翱翔長空、汽車高速馳騁、電腦和移動(dòng)設(shè)備的便捷使用、橋梁虹跨江河還是可穿戴產(chǎn)品的貼心使用，ANSYS技術(shù)都盡顯卓越。我們幫助全球最具創(chuàng)新性的企業(yè)推出投其客戶所好的出色產(chǎn)品，通過業(yè)界性能最佳、最豐富的工程仿真軟件產(chǎn)品組合幫助客戶解決最復(fù)雜的仿真難題，我們讓工程產(chǎn)品充分發(fā)揮想象的力量。歡迎與我們?nèi)?5個(gè)戰(zhàn)略部門的近3000名專業(yè)人士合作，共同在工程仿真和產(chǎn)品開發(fā)領(lǐng)域彰顯非凡！
在中國，ANSYS擁有北京/上海/深圳/成都四個(gè)分公司，兩百余名員工，與我們的合作伙伴共同為中國制造業(yè)提供最先進(jìn)的仿真技術(shù)，通過仿真技術(shù)支撐中國2025。欲了解更多詳情，敬請(qǐng)?jiān)L問www.ansys.com.cn。
ANSYS在主要社交媒體上也保持積極宣傳態(tài)勢(shì)。
展開 