信號完整性 SI PI 電源完整性的案例
官方免費 | 3DIC HBM的信號與電源完整性分析在AI芯片的應用
但是HBM設計實施卻很困難，除了滿足嚴苛的interposer設計規則及信號完整性規則外，還必須考慮高位寬（1024 bits/2048 bits甚至4096 Bits）同步開關噪聲問題。本次研討會將聚焦HBM設計面臨的挑戰，并以一個全新的視角刨析針對3DIC HBM信號和電源完整性問題和相應的解決方案。
講師簡介：
張書強，Ansys中國半導體事業部技術支持經理，自2010年加入Ansys以來，一直從事芯片-封裝-系統協同設計和協同仿真領域的技術支持工作。主要研究領域：芯片-封裝-系統電源/信號/熱完整性協同仿真分析，芯片功耗噪聲簽核分析。
時間：
2020/05/07 16:00~17:00
報名方式：
掃碼報名
或點擊鏈接報名：http://event.31huiyi.com/1854380264/index?c=jishulink
展開 Ansys再獲三星Foundry認證，其熱完整性和電源完整性解決方案被用于三星多芯片封裝技術
Ansys多物理場平臺提供經過驗證的解決方案，可應對仿真和管理異構2.5D/3D-IC多芯片系統的電源和熱效應方面的挑戰
主要亮點
Ansys? Redhawk-SC?和Ansys? Redhawk-SC Electrothermal?多物理場電源完整性與3D-IC熱完整性平臺均通過認證，可與三星Foundry X-Cube技術共同用于3D封裝
Ansys? Icepak?被用于驗證RedHawk-SC Electrothermal的預測準確度
Ansys宣布Ansys RedHawk電源完整性和熱驗證平臺已通過三星Foundry認證，可用于其異構多芯片封裝技術系列。三星與Ansys的合作證明電源和熱管理對于先進的并排（2.5D）和3D集成電路（3D-IC）系統的可靠性和性能的重要性。
3D-IC技術既能夠使眾多用于高性能計算、智能手機、網絡、人工智能和圖形處理的領先半導體產品成為可能，也可以幫助企業在其市場上實現競爭差異化。三星可提供一系列2.5D封裝選項（I-Cube和H-Cube），以及采用X-Cube技術的3D垂直堆疊。多個芯片的高密度集成帶來了散熱方面的重大挑戰；單個芯片可以消耗超過100W的功率，因此必須通過極為精細的微凸點連接進行布線。
展開 【Ansys線上直播回看】3DIC HBM的信號與電源完整性分析在AI芯片的應用
但是HBM設計實施卻很困難，除了滿足嚴苛的interposer設計規則及信號完整性規則外，還必須考慮高位寬（1024 bits/2048 bits甚至4096 Bits）同步開關噪聲問題。
此次網絡直播吸引了眾多觀眾在線觀看，在會后我們也陸續收到在線觀眾以及其他用戶前來詢問，在此附上本場網絡直播錄播內容，供大家回看學習。
隆重向大家推出Ansys行業應用大講堂“仿真體系建設驅動數字創新”系列在線研討會；5月，我們還將迎來Ansys 2020 R1針對SI/PI和EMC技術亮點及案例系列專題網絡研討會。非常有幸邀請到多位高級工程師為系列專題助陣，歡迎積極報名參加并關注后續精彩內容！
▼▼▼2020 Ansys網絡研討會有獎反饋 - 可免費獲取本場錄播和講解資料，參與者均可獲得千元培訓券及技術鄰金幣獎勵！
關于Simulation World
Simulation World是一場面向全球觀眾且為免費的在線虛擬盛會，將于2020年6月10日-11日舉行，屆時，來自Ansys，客戶和合作伙伴多名演講者將在此發表主題演講。內容涵蓋自動駕駛、電氣化、工業物聯網以及后疫情時代的數字化轉型等前沿趨勢探討，Ansys合作伙伴也將在其冠名的虛擬展廳中展示相關解決方案。立即掃碼報名！
『或點擊此處進入報名通道』
展開 ANSYS 精確的片上電源完整性與可靠性
ANSYS RedHawk-CPA確保封裝感知型片上電源完整性與可靠性，片上電源完整性與可靠性并不再局限于芯片本身。了解更多：網頁鏈接
ANSYS電源完整性及可靠性簽核解決方案助力MELLANOX設計創新
2019年5月28日，Mellanox Technologies采用ANSYS電源完整性及可靠性簽核解決方案推進其FinFET設計決策，打造智能互聯解決方案與服務。利用ANSYS前沿的半導體解決方案，半導體互聯方案商Mellanox Technologies能比以往更快地滿足新一代高速網絡設計的性能要求。
功耗、散熱及可靠性等各種多物理場效應實現互聯的需求增加，這對FinFET設計收斂帶來巨大挑戰。盡管設計利潤率不斷縮小、項目時間更加緊迫，但多物理場分析在應對上述挑戰和設計極為復雜的大型高功耗芯片中起著至關重要的作用。Mellanox Technologies利用ANSYS技術以銳利的精度解決多物理場難題，并確保芯片的成功。
在不到24小時內以經過生產驗證的精度運行3倍大的設計，ANSYS RedHawk-SC's彈性計算可擴展性能夠擴大設計容量，從而加速獲得結果并提高生產效率。RedHawk-SC的彈性可擴展性可免去此前所需的費用成本，助力Mellanox Technologies實現計算資源最大化利用，展平式地分析全芯片以獲得更好的精度。
Mellanox Technologies后端總監Anton Rozen表示：“RedHawk-SC可針對我們以太網和InfiniBand互聯解決方案的復雜設計提供更高容量、精確度和靈活的資源利用率，用于模塊和全芯片展平式簽核分析。通過并行運行和進一步了解全芯片環境下的設計，我們已將電源完整性檢查效率大幅提高了3倍。”
ANSYS副總裁兼總經理John Lee指出：“RedHawk-SC使用一流的計算科學求解高級FinFET設計中最復雜的多物理場問題。過去一年，7nm設計加速了RedHawk-SC在行業領先企業中的應用。
展開 張建國老師：淺議SIS的安全完整性管理
ISA的技術報告盡管針對SIS，由于自動化資產完整性與SCAI相對應，其指導原則適用于所有用“儀表和控制系統”方式實現的風險降低措施。這些文獻涉及的關注點、如何進行體系建設，由于來自良好的工程實踐積累，因此有很強的針對性和可操作性。
SIS的自動化資產完整性包括兩部分：一是通過設計和建造，將安全完整性/過程可用性融入到SIS之中，成為內在品質；二是從現場的SIS應用中建立管理體系，確保以“安全的方式”對SIS進行檢查、測試、維護及操作，并與分配的風險降低要求相一致，在出現失效和性能降級時，及時成功地予以校正。
01
SIS自動化資產完整性的要點
SIS自動化資產完整性的要點如下：
1)首先要明確SIS自動化資產完整性管理體系涵蓋的范圍。根據上述的討論，除了SIS以外，也應包括SCAI（在LOPA中認定為PL的BPCS回路/聯鎖/報警、獨立報警）。
2)定義管理、操作、維護各崗位人員的角色和責任，并確保有相應的資質。
3)確定各類儀表設備的維護策略。
展開 光收發器信號完整性分析（包含封裝效應）-AEDT-INTERCONNECT互操作性
在此示例中，Ansys Circuit和INTERCONNECT用于對2.5D集成光收發器進行電光信號完整性仿真。該收發器由通過interposer層連接的電集成電路(EIC)和光子集成電路(PIC)組成。
Ansys Circuit用于對信號路徑的電學部分進行建模，INTERCONNECT用于對光學部分進行建模。單向信號傳輸用于連接信號路徑的電學部分和光學部分。Interposer層上的信號路徑使用Ansys HFSS 3D電磁仿真計算出的S參數進行建模。
概述
了解仿真工作流和關鍵結果。
收發器信號路徑始于EIC上的driver，該driver通過interposer將10Gb/sNRZ信號發送到PIC上的耗盡型環形調制器。調制后的光信號經過一個代表信道損耗的衰減器，到達接收器上的光電探測器。光電流驅動接收信號通過interposer層返回到EIC上的電阻。
步驟1：發射器電路
該電路用于仿真EIC上的driver和PIC上的環形調制器之間發射器信號路徑的電學部分。
發射器電路由代表調制器driver的電壓源、Interposer層的狀態空間模型單元以及環形調制器的等效電路組成。Interposer層狀態空間模型基于Ansys HFSS進行3D電磁仿真計算出的電S參數生成。
環形調制器等效電路由兩個電阻和一個電容組成，分別代表調制器PN結的電阻和電容。等效電路中結電容兩端的電壓保存在一個文本文件中，并在下一步中用作環形調制器光學模型的輸入。
步驟2：光信道
Lumerical INTERCONNECT用于模擬由激光源、發射器和接收器組成的光信道。
上一步中記錄在文本文件中的電壓由“Signal Voltage”元件讀取，并用于驅動發射器中的環形調制器模型。
展開 干貨 | 電源完整性基礎知識
先說一下，信號完整性為什么寫電源完整性？SI 只是針對高速信號的部分，這樣的理解沒有問題。如果提高認知，將SI 以大類來看，SI&PI&EMI 三者的關系：
所以，基礎知識系列里還是得講講電源完整性。話不多說，直接上圖：
01
區別
記得剛接觸信號完整性的時候，對電源完整性（PI）和電源工程師之間的關系是分不清的。后來才漸漸了解這里面的千差萬別。簡單來說，電源的產生與轉化，比如Buck電路，LDO，DC-DC等，源端部分這些是電源工程師來確定的。
電源工程師也會進行相關的電源可靠性設計與測試，比如耐壓余量，耐電流余量，保護設計（過壓、過溫、過流等）。這些工作是電源工程師的專業范疇。電源這一塊很復雜，光各種拓撲結構就已經讓人云里霧里了，絕對是可以深究的一份職業。
02
PDN
電源完整性（PI）更關注于電源路徑及終端，也就是電源分配網絡（PDN）。從源端穩壓模塊（VRM）經過路徑（單層直達或過孔轉換的幾個層面），到達終端，最終流向使用芯片或經過線纜到使用設備。
電源路徑與信號路徑是有區別的，電源分配網絡中一個電源路徑可以在一個節點分成多個路徑，或者說轉換成多個電源，終端掛多個元器件，可以理解為一對多。而信號路徑只能一對一。
既然電源分配網絡是為終端設備提供所需電源，那就是有要求，就需要對電源分配網絡管控。如信號路徑，除了保證返回電流，還要盡量保證返回路徑的低阻抗。由于是一對多的情況，這樣的管控，才能保證返回電流不相互重疊，不會發生地彈，即盡量避免開關噪聲（SSN）。
基本要求是，保證供電電壓穩定，至少能夠維持在一個很小的容差范圍內，通常在+/-5%以內。電源的測試中有紋波測試，這個紋波測試標準就是+/-5%。
展開 Ansys電源完整性仿真方案
同時，優飛迪科技也與國際和國內的主要頭部工業軟件廠商建立了戰略合作關系，能夠為客戶提供完整的產品開發平臺解決方案。
優飛迪科技技術團隊實力雄厚，主要成員均來自于國內外頂尖學府、并在相關領域有豐富的工作經驗，能為客戶提供“全心U+端到端服務”。
一期一會 | 什么是電源完整性？
電源完整性（PI）屬于電子工程領域，專注于確保電子系統的電源輸送網絡（PDN）在整個系統中可以有效地提供穩定的電源。為了可以正常工作，印刷電路板（PCB）、集成電路（IC）和IC封裝需要持續穩定的供電電壓以及最小的電壓波動。同時，還不能干擾信號，并且最大限度地減少因發熱而損耗的能量。因此，設計中需要滿足電源完整性，從而提供可靠的信號完整性，使器件能夠在可接受的溫度范圍內運行，并最大限度地降低功耗。
工程師使用各種軟件工具和物理測試來評估、修改和改進電子系統中的電源輸送網絡（通常也稱為電源分配網絡）。
電源完整性與信號完整性密切相關，而工程師通常會對兩者同時進行分析。隨著電子系統變得更小、更復雜、電源要求更嚴格，以及頻率越高，電源完整性的重要性和挑戰也日益增加。
為什么電源完整性很重要？
乍看起來，相比于電子電路設計其他領域的復雜性，提供可靠的電源似乎相對簡單。只需將器件連接到電源，設置正確的電壓，然后為信號提供電源供電即可。然而，現實情況要復雜得多。電子的移動會產生磁場，從而干擾其他電路或由于電阻而導致功率損耗。
這就是為什么工程師都會在設計流程中盡早分析電源完整性，以發現任何潛在問題。現代電子產品十分復雜，涉及多個組件、層和互連，因此提供適當的電壓變化范圍極具挑戰。
現代電子產品是復雜的多組件裝配體，包括多個層、層間過孔以及器件之間的復雜互連。它在寬頻范圍內，不僅傳輸直流電源，同時也傳輸信號。
為了幫助我們理解電源完整性的重要性，我們不妨從三種主要類型的電源完整性問題入手。
電源電壓變化
外部交流電源或直流電源給電子系統供電。電源芯片將輸入電壓轉換為所需的系統直流電壓。但是，這種電源開關會引起瞬態電壓變化，由于電源網絡中電感的影響，導致供電電壓的峰值變化，這也被稱為電源噪聲或紋波。
引起電壓波動的另一個原因，是電流需求的快速變化。
展開 電源完整性仿真與EMC分析
降低信號的反射和串擾；改進信號的回流路徑，降低電源分配系統阻抗，同步開關噪聲，消除PCB上關鍵點和關鍵頻率的諧振，合理放置去耦電容改善電源地的阻抗與諧振，使用屏蔽過孔等措施減小PCB的邊緣輻射。
隨著信號的Tr變快，產品的EMC問題成為EDA設計的最大難點。EMC問題由來已久，涉及面較廣，隨著信號速率的提高和芯片尺寸的減少，傳統的EMI設計方法顯得力不從心。解決EMC問題和解決其它SI問題顯著的不同點在于EMC更依賴于測試，或者是仿真與測試過程兩者的融合，不同類型的EMI包括來自于信號互連的連接器，電纜，PCB的連線以及邊緣輻射等。
電源和信號完整性對EMI的性能有著直接的影響，從PCB設計階段控制EMI，能起到事半功倍的作用。我們通常采用下列幾種方法來分析并改進信號和電源完整性，從而減小EMI輻射。
1． 減少電源地平面間噪聲－電源完整性分析
2． 優化電源地系統阻抗－電源完整性分析
3． 降低串擾和反射－信號完整性分析
4． 改善同步開關噪聲－信號完整性分析
5．
展開 
Wisim DC：重塑電源完整性分析新標桿
在高速電路設計的領域里，電源完整性（Power Integrity, PI）已成為確保系統穩定運行的關鍵要素。隨著信號頻率的不斷攀升，電源網絡中的噪聲和阻抗不匹配問題日益凸顯，對設計工程師提出了前所未有的挑戰。在此背景下，一款高效、精準且易于使用的電源完整性分析工具顯得尤為重要。
一、電源完整性分析的重要性
在高速數字系統中，電源完整性直接關聯到信號的完整性、系統的穩定性和能效。電源網絡中的任何波動或噪聲都可能引起信號質量的惡化，導致數據傳輸錯誤、系統崩潰甚至硬件損壞。因此，在設計初期就進行詳盡的電源完整性分析，預測并解決潛在問題，是確保產品成功的關鍵步驟。
傳統上，電源完整性分析依賴于復雜的數學模型和耗時的仿真過程，這對設計工程師的專業技能和時間管理提出了極高要求。然而，隨著技術的進步和設計復雜度的增加，傳統的分析手段已難以滿足當前高速電路設計的需求。因此，市場迫切需要一款能夠簡化分析流程、提高分析精度并支持先進設計特性的電源完整性分析工具。
二、Wisim DC：國產EDA軟件的璀璨明珠
Wisim DC是一款高效、高性能的平臺級電源完整性EDA物理驗證仿真工具。可快速診斷IC封裝和系統級板圖內的設計缺陷和電源管理風險，通過定位板圖中的“熱點”，自動優化VRM感應線位置，使系統PDN達到最優設計。
基于三維全波電磁場有限元FEM理論，運用2D/3D自適應網格剖分技術和自動對齊約簡技術，搭配大規模稀疏矩陣求解器和先進的并行計算技術。使得Wisim DC可以仿真跨多個數量級的大尺度的多層版圖時表現出卓越的HPC仿真計算能力。
Wisim DC主界面
Wisim DC集成了最新的電源完整性分析技術和先進的設計理念，旨在為設計工程師提供一個高效、準確且易于上手的分析平臺。
展開 2.5DIC硅中介電源完整性和可靠性簽核挑戰和解決方案【8月19日直播】
2.5DIC 硅中介電源是 2.5D 集成芯片（2.5DIC）技術中，通過硅中介層為堆疊或并排集成的各種芯片提供電源分配、傳輸和管理的系統。在 2.5D 集成芯片（2.5DIC）中，硅中介層（Silicon Interposer）作為異構芯片（如邏輯芯片、存儲芯片、加速器等）的 “互連樞紐”，其電源完整性（Power Integrity, PI） 和可靠性（Reliability） 是決定系統性能、穩定性和壽命的核心因素。電源完整性確保電源在傳輸和分配過程中滿足芯片的電壓精度和噪聲要求；可靠性則保障電源系統在長期工作中抵御物理、化學或熱應力導致的失效。
8月19日，Ansys官方策劃的研討會『2.5DIC硅中介電源完整性和可靠性簽核挑戰和解決方案』講解一種全新的仿真工作流程，下滑預約學習??
時間：8月19日（星期二），16：00-17：00
內容簡介：在缺少系統級芯片（SOC）數據的前提下，對中介層進行獨立仿真變得非常棘手和挑戰。在沒有系統級芯片（SOC）數據的情況下，通過對電網的穩健性檢查、層壓降分析、電遷移（EM）評估以及抗靜電放電（ESD）和電流密度檢查，來確保僅中介層設計的簽收安全性，并提高設計簽收效率。基于這些挑戰，我們提出了全新的仿真工作流程。
講師：
王曉東 | Ansys主任應用工程師
負責RedHawk/RedHawk_SC/RedHawk_SC_Electrothermal等產品的售前和售后技術支持，專注于Multi-physics，2.5D/3DIC 電源完整性分析，熱分析，以及應力分析等聯合仿真解決方案領域。
展開 一期一會 | 什么是信號完整性？
系統的信號完整性（SI）是衡量電信號在進入和離開電路的整個過程中的變化程度的指標。對于數碼電子產品而言，該信號是一種電壓隨時間的推移在高值和低值之間變化的電流。
信號完整性是所有現代電子系統的基礎。該行業采用“完整性”一詞進行描述，因為它體現了遵循代碼、無消減而且完整、未分散。如果信號的波形因串擾、阻抗失配及損耗而與原始信號差異明顯，則接收器將無法讀取信號，從而導致信號完整性問題。這就是為什么信號完整性工程（分析和改進信號完整性問題）是設計集成電路（IC）、IC封裝和印刷電路板（PCB）的重要環節。
信號速度的增加以及PCB和封裝的尺寸縮小，將進一步增加處理信號完整性問題的挑戰。高速數字信號和更小的幾何結構可使信號噪聲和失真更明顯。不過，隨著挑戰的不斷增加，行業對如何應對這些挑戰的理解以及工程師用于定義、仿真和調整其電子系統的工具功能也會隨之增加。
由于材料中的電阻、移動電子產生的電磁場、其它電磁場產生的電流以及電路的電容，在電子從驅動器流向接收器時，會出現波形失真、噪聲、時間偏移和振幅減小的情況。在PCB中，材料、創建電路的跡線的形狀、各層的布置與厚度以及在層與層之間傳輸電流的方式，都會激發這些效應。
此外，還必須提及一些與電源完整性密切相關的問題。信號完整性應對的是PCB信號保真度問題，電源完整性則應對發送和接收這些信號的組件的電源的質量問題。影響信號完整性的阻抗、電感和衰減問題在電源完整性中也發揮著一定作用。此外，對某一方面進行調整可能會對另一方面產生負面影響，因此工程師改進設計時需要對這兩者進行仿真和測量。
為什么信號完整性很重要？
如果不解決信號完整性問題，數碼設備可能會出現嚴重問題。信號失真太大，就會導致無法正確接收電路中傳輸的0或1信號，并導致錯誤的二進制值，這時就會出現最嚴重的問題。
展開 Ansys信號完整性仿真方案
信號完整性概念
信號設計核心問題
損耗
阻抗
串擾
均衡器
設計中的挑戰
Ansys信號完整性方案
信號完整性分析的基本流程
層疊設計
導體蝕刻&粗糙度
材料設計
傳輸線設計
阻抗
W model
過孔建模與優化
信號線整個通道參數提取
無源鏈路規范要求及分析（10G-BASE-KR為例）
規范IEEE 802.3 2015 Section5中Annex 69B Interconnect characteristics定義了背板架構的無源鏈路設計要求：
? IL (Insertion Loss)
? RL (Return Loss)
? ILD (Insertion Loss Deviation)
? ICR (Insertion Loss to Crosstalk Ratio)
無源鏈路的相應的曲線，必須滿足在設計指標之內。
展開 