從原理到實例：詳解SiC MOSFET是如何提高電源轉換效率的？

電子工程世界EEWorld

2021年8月6日 10:16

隨著電源要求、法規管制以及效率標準和EMI要求的日趨嚴格，電源越來越需要采用開關功率器件，因為開關功率器件效率更高且工作范圍更寬。與此同時，設計人員持續承受著降低成本和節省空間的壓力，面對這些需求，需要替代經典硅 (Si) 基 MOSFET 的產品。

碳化硅 (SiC) 現已成熟并發展到第三代，已經成為一種明智的選擇。基于SiC的FET具有許多性能優勢，其中最為突出的特點是效率更高、可靠性更好、熱管理問題更少，且占用空間更小。這些產品適用于整個功率譜，不需要徹底改變設計技術，不過可能需要一些調整。

本文對Si和SiC進行了簡要比較，介紹了Cree/Wolfspeed的SiC器件示例，并說明了如何使用此類器件進行設計。

SiC與Si MOSFET比較

首先要清楚了解相關技術和術語：基于SiC的FET是MOSFET，就像之前的硅片一樣。從廣義上講，其內部物理結構相似，二者均為三端器件，具有源極、漏極和柵極連接。

區別正如名稱所示：基于SiC的FET使用碳化硅作為基材，而不僅僅是硅。業內許多人士將其稱為SiC器件，而忽略了MOSFET部分。本文將其稱為SiC FET。

為什么使用SiC化合物作為材料？由于各種深層物理學原因，SiC有三大電氣特性與硅明顯不同，每個特性均賦予其工作優勢。此外，SiC還有其他一些更微妙的差異（圖1）。

圖1：SiC與Si和GaN固體材料的關鍵材料性能的大致比較。與Si相比，SiC具有更高的臨界擊穿電壓、更高的導熱率和更寬的帶隙。（圖片來源：Researchgate）

這些優勢包括：

更高的臨界擊穿電場電壓（約2.8MV/cm，Si為0.3MV/cm），因而在給定電壓額定值下工作時，可以使用更薄的層，大大降低導通電阻。
更高的導熱率，因而在橫截面上可以實現更高的電流密度。
更寬的帶隙（半導體（和絕緣體）中價帶頂部與導帶底部之間的能量差，單位為eV），使得高溫下的漏電流更低。出于這個原因，SiC二極管和FET常被稱為寬帶隙 (WBG) 器件。

其結果是，基于SiC的器件可阻斷的電壓比硅器件高出10倍左右，開關速度是硅器件的大約10倍，25°C時的導通電阻只有硅器件的一半或更低。同時，它能在最高200°C（硅器件為125°C）的溫度下工作，因而使熱設計和熱管理得以簡化。

至關重要的柵極驅動器

沒有柵極驅動器，功率器件便無法工作。柵極驅動器將低電平數字控制信號轉換為所需的電流和電壓信號，并為功率器件提供所需的時序（同時還提供一些保護來防范大多數類型的外部故障）。對于SiC FET，驅動器必須具備一些額外功能以達到如下目的：

最大限度地降低傳導損耗、開關損耗和柵極損耗。這些損耗包括關斷和導通能量、米勒效應以及柵極驅動電流要求。關斷能量可根據關斷狀態下的柵極電阻和柵源電壓計算出來。為了減少這些損耗，必須從柵極抽取更多的電流。有一個辦法是讓驅動器在關斷期間向柵極電壓施加負偏壓。類似地，減小柵極電阻可以降低導通能耗。
最大限度地降低米勒效應及其負面影響；在某些情況和應用配置下，寄生電容可能會導致意外導通。米勒效應引起的這種導通會增加反向恢復能量并增加損耗。一種解決方案是讓驅動器具備所謂的米勒箝位保護功能，從而在功率級開關期間控制驅動電流。
以適當的電壓提供所需的灌電流和拉電流。為使損耗最小，SiC器件需要的正偏柵極驅動 (+20V) 一般比硅基MOSFET高。SiC器件可能還需要-2至-6V的負OFF柵極電壓。所需柵極電流根據柵極電荷(Q_g)、V_DD、漏極電流I_D、柵源電壓和柵極電阻進行常規計算來確定，典型值約為幾安培。該電流必須具有足夠的灌電流和拉電流額定值，其壓擺率須與SiC FET的開關速度相稱。
對電路板和器件的寄生效應（包括雜散電感和電容）進行建模并使之最小化，以免在器件的較高開關速度下，這些寄生效應引起振蕩、電壓/電流過沖和誤觸發。硅MOSFET有一個較小的“尾”電流，充當阻尼器或緩沖器，可在某種程度上減少過沖和瞬時振蕩。SiC MOSFET沒有這種尾電流，因此漏極電壓過沖和瞬時振蕩可能較高并造成問題。要減少這些寄生效應，需要特別注意電路布局問題，盡量縮短導線長度，并將驅動器放置在盡可能靠近其功率器件的地方。即使幾厘米長也可能很重要，因為當SiC FET以較高開關速度工作時，這些雜散電感和電容的影響更為顯著。減小瞬時振蕩還有一個好處，那就是能夠減少與器件的驅動側和負載側的高速開關相關的EMI的產生。

盡管驅動SiC MOSFET會涉及其他問題，但許多供應商為此設計了標準IC，其特性可滿足SiC器件的特定需求。請注意，在許多設計中，柵極驅動器和SiC FET必須與低壓電路進行電隔離。這樣可以通過光學、脈沖變壓器或容性隔離技術并利用標準元器件來實現。隔離首先是為了安全，防止用戶在電路故障時受到高壓侵害。其次，很多電路拓撲（例如電橋配置）中的MOSFET本身不接地，因而需要隔離。

新器件的性能和能力

Cree/Wolfspeed于2011年1月推出了首款商業封裝的SiC MOSEFT CMF20120D（Wolfspeed是Cree的電源和射頻部門，該名稱于2015年宣布），而SiC晶圓在幾年前便已上市。其額定值為1200V/98A，導通電阻為80mΩ（全部為25°C時的值），采用TO-247封裝。這之后，Cree很快推出了第二代工藝，現在提供的則是第三代SiC MOSEFT指定C3M器件（圖2）。

從原理到實例：詳解SiC MOSFET是如何提高電源轉換效率的？的圖2 圖2：Cree的第二代（左）和第三代（右）SiC工藝結構的比較表明差異不大，但這些剖面圖并未顯示出最終的性能規格改進。（圖片來源：Cree/Wolfspeed）

例如，C3M0280090J是業界首批900V SiC MOSFET平臺之一。它針對高頻電力電子應用進行了優化，包括可再生能源逆變器、電動汽車充電系統和三相工業電源（表1）。

表1：Cree的C3M0280090J SiC MOSFET優異特性表明其適用于可再生能源逆變器、電動汽車充電系統和三相工業電源。（表格來源：Cree/Wolfspeed）

除電壓/電流規格外，該器件還針對低電容的高速開關進行了優化，采用低阻抗封裝，具有驅動器源極連接（圖3），包括一個低反向恢復電荷 (Q_rr) 的快速本征二極管，并且漏極和源極之間具有很寬的爬電距離（約7mm）。

圖3：Cree的C3M0280090J采用低阻抗封裝，具有驅動器源極連接。（圖片來源：Cree/Wolfspeed）

利用此900V平臺可實現尺寸更小、效率更高的新一代電源轉換系統，其成本與硅基解決方案相當，但性能規格更為出色。安全工作區 (SOA) 曲線概括了該SiC FET的能力（圖4）。當漏源電壓 (V_DS) 較低時，最大電流受導通電阻限制；在中等V_DS時，該器件可在短時間內維持15A的電流。

圖4：Cree的C3M0280090J安全工作區曲線顯示了其I_DS與V_DS能力的關系。（圖片來源：Cree/Wolfspeed）

封裝影響性能

Cree還提供三款規格相似的器件——C3M0075120D、C3M0075120K和C3M0075120J，其差異主要是因封裝不同而引起的（圖5）。

圖5：Cree的1200VSiC FET有三種封裝，規格大致相似，但不完全相同。（圖片來源：Cree/Wolfspeed）

這些數字描述的是數據，但具體應用就另當別論了。后綴為D的器件采用三端子封裝 (TO-247-3)，而后綴為K的器件采用四端子封裝 (TO-247-4)。這兩款器件以及后綴為J的七端子器件均有開爾文源極引腳，它能降低柵極電路中L×di/dt引起的電壓尖峰效應。這樣一來，柵極和源極上便可施加更大電壓，從而實現更快速的動態切換。當在接近額定電流的條件下測量器件時，結果表明開關損耗有可能降低3.5倍。

評估板、參考設計加速成功

盡管與千兆赫茲頻率射頻設計截然不同，但打造高性能電路以在更高的電壓和功率范圍下工作仍然需要注意細節。元器件和布局的每一個細微之處和特征都會被放大，實際電路對哪怕最小的問題和疏忽也不會寬宥。

為了幫助設計人員評估諸如C3M0075120D和C3M0075120K之類的SiC FET，Cree提供了KIT-CRD-3DD12P降壓-升壓評估套件來演示這些器件的高速開關性能（圖6）。它既支持C3M0075120D的三端子封裝，也支持C3M0075120K的四端子封裝（其余方面與前者相同）。設計人員可以測試和比較采用不同封裝的Cree/Wolfspeed第三代 (C3M) MOSFET的性能。

從原理到實例：詳解SiC MOSFET是如何提高電源轉換效率的？的圖7