近年來，由于SoC集成度的增高，新架構的出現，還有應用范圍的擴展，開發者和終端市場對SoC推向市場的時間（Time to market的翻譯，以下簡稱TTM）、軟件硬件的集成、系統級別的驗證（Validation）、系統性能、Systemic Complexity、異構架構、網絡安全和功能安全都提出了更高的需求。

在這種背景下，UltraSoC就應運而生，幫助開發者解決這些問題。這家成立于2015年的公司是一家為系統級芯片（SoC）提供內部分析及監測技術的先鋒企業。公司的嵌入式分析技術可支持產品設計人員去增加先進的網絡安全、功能安全性以及性能微調等特性，同時還能解決文章開頭提到一些SoC新挑戰，以下幾款工具和合作足以體現了他們對SoC的重要意義：

完整的IDE為SoC提供全面的支持

在今年十月，UltraSoC宣布推出其完整的集成開發環境（IDE）UltraDevelop 2，它為系統級芯片（SoC）開發團隊提供了將全面的調試、運行控制和性能調整與先進的可視化和數據科學功能相結合的能力。通過融合UltraSoC合作伙伴Imperas和Percepio的技術，UltraDevelop 2釋放出了UltraSoC系統級片上監控和分析基礎架構的潛力，通過提供可操作的內在信息來大幅降低開發成本和縮短達成收入的時間，并提高產品的質量。

據介紹，新的UltraDevelop工具套件為SoC開發和調試提供了一種全面的、系統級的方法，從而支持工程師在任何抽象級別上去查看和分析硬件、固件和軟件間的相互關聯行為，并根據當前的任務在視圖和工具之間去進行交互性地切換。UltraSoC新開發的數據分析擴展項提供了諸如異常檢測、熱點圖分析和根本原因分析等先進功能。基于Percepio Tracealyzer工具的可視化功能可為工程師提供硬件操作和高階軟件執行的集成化可視性。而加入Imperas的MPD調試器，則可為當今的多核、多線程平臺提供支持，包括那些將基于不同CPU架構的內核組合到復雜異構系統之中的器件。

基于行業標準的Eclipse平臺，UltraDevelop 2提供了一個其中包含單步和斷點代碼執行狀態的集成化可視環境，可用于SoC內硬件結構上的多個處理器、指令跟蹤、以及實時和協議自適應的總線監控。工程師可以同時查看諸如內存控制器和互連/ NoC等硬件結構行為，以及所有通過多個不同內核的、甚至是不同架構的軟件執行。簡單單核調試的設計人員可以訪問相同的集成化調試功能，同時使用開源GDB調試器。

UltraDevelop 2的架構可為SoC設計人員在選擇開發平臺時提供平衡功能和靈活性的最優方案。它包括一個調試適配器庫，它可以對來自多家供應商的20多種處理器內核架構進行實時運行控制，這些供應商包括Arm、MIPS和RISC-V（由Andes、Esperanto和SiFive開發）等。在統一的Eclipse環境中，工程師團隊可以從諸如Lauterbach等UltraSoC現有合作伙伴中選擇去部署第三方工具，這些合作伙伴從底層就支持UltraSoC硬件功能，或者他們也可以選擇UltraSoC提供的預集成配置。

通過添加新的分析和數據科學功能，UltraSoC獨立于供應商的、系統級的硬件/軟件調試方法得到了顯著增強。UltraDevelop 2提供了一套可以對片上行為進行詳細大數據分析的模塊，可實現包括異常檢測、熱圖分析和根本原因分析。這些包括案例應用和配置，例如用于諸如ISO26262和其他標準中強制實施的嚴格驗證和確認等功能安全性、檢測漏洞或不必要的互動的網絡安全、以及諸如識別多線程軟件棧中的低效率和在高性能計算環境中導致“長尾”錯誤的、難以發現的狀態等性能優化。

UltraDevelop 2用戶可以通過一系列腳本（Python）化模組來擴展這些功能、自定義框架和配置測試系統，這些模組可以直接訪問UltraSoC片上監視器提供的數據。這些也提供了諸如終端服務等配置選項和更高級別的功能。

在UltraDevelop 2中加入的Percepio的Tracealyzer工具，為UltraDevelop套件帶來了強大的數據分析和可視化功能，這使得硬件和軟件開發兩者相互結合。Tracealyzer工具“了解”軟件或實時操作系統（RTOS）中高級事件的含義，連接相關事件和可視環境，并通過對系統級操作進行高度直觀的、視覺化的展望，補充了UltraSoC硬件監視器收集的信息。它集成了一個非常快速和小巧的數據庫，可以有效地顯示、過濾或分析TB級的Trace文件。

通過集成Imperas的MPD，可允許UltraDevelop 2用戶在一個平臺中同時對多個應用處理器進行調試，包括單核、多核和多線程變量。外設可以同時與應用一起調試，讓開發人員看到運行在平臺和應用代碼的上下文中的外設，并進一步擴展UltraDevelop 2的硬件/軟件協同開發能力。這項集成是兩家公司于2018年6月宣布建立廣泛合作伙伴關系中的一部分，這將把嵌入式分析和虛擬平臺技術結合在一起形成強大的合力，并推動統一的系統級流片前和流片后硅開發流程。

為了進一步實現為開發人員帶來更高選擇性和靈活性的目標，并為了支持可擴展性，UltraDevelop 2利用了行業標準接口，如Eclipse目標通信框架（TCF）、GDB遠程串行協議（RSP）和壓縮類型格式（ CTF），以及MI這種通常用于在調試器后端和IDE前端之間進行通信的機器接口層。 此外，UltraSoC利用OpenOCD項目并添加自定義擴展，以通過其片上監控和分析硬件來提供調試支持，并將結果發布回開源社區以支持下一步的開發。

攜手ResilTech提高汽車系統功能安全性

在今年十一月，UltraSoC和ResilTech日前宣布了一項合作計劃，雙方將結合其專業知識和技術來進一步提高汽車系統的功能安全合規性，尤其是符合ISO26262標準。UltraSoC的嵌入式分析技術為需要驗證和審核其產品安全防護能力和功能安全性的開發人員提供了強大的平臺，并集成了諸如異常檢測和防止惡意入侵等硬件支持的安全性與安全防護特性。

UltraSoC提供的方法可與ResilTech的豐富經驗非常完美地匹配，ResilTech專精于設計和驗證高完整性關鍵系統，以及支持應用公司去提供符合最具挑戰性安全標準的產品，特別是汽車應用。通過合作，兩家公司將大大簡化并提升設計人員對ISO26262和其他汽車安全性標準的理解、部署和合規。

此項合作也支持根據SAE J3061汽車網絡安全標準來定義和支持實現安全保護要求，特別是在安全性與安全防護之間有必要進行評估和估算權衡的時候。J3061為具有不同關鍵性的子系統分配安全級別，該標準要求在從開發到現場使用的整個產品生命周期中監測和控制安全保護功能，包括能夠去監測事故和侵入系統的企圖并報告此類事件。

UltraSoC的嵌入式分析技術改進了汽車系統開發過程中的驗證和審核工作；它可用于在已部署的產品里發現系統性和隨機性錯誤，實現新級別的安全性和安全防護功能，并支持現場系統健康監測和高級取證。UltraSoC的分析基礎架構實時工作并獨立于主系統，且是非侵入式的。它的嵌入式分析還提供信息和分析，使設計人員能夠更輕松地滿足諸如ISO26262、SAE J3061、IEC 61508、EN50126/8/9和CE 402/2013等標準的功能安全性、風險評估、測試、報告和可追溯性要求。

ResilTech SRL專精于為包括汽車應用在內的關鍵性系統提供彈性計算。它支持設計人員和應用公司開發硬件和/或軟件架構，并為嵌入在組件或系統級別的安全性相關應用程序提供軟件組件。即使面向最新的質量、安全性和安全保護標準，該公司在產品和系統驗證和審核方面仍然擁有雄厚的實力。

UltraSoC的基礎架構包括專門針對提高汽車安全性與安全防護能力而優化的功能，包括用于檢查冗余模塊之間一致性的鎖步監測器；同時其裸金屬安全防護能力（Bare Metal Security?，BMS）提供“比操作系統更底層”的、基于硬件的安全防護級別。對于攻擊者，BMS是極難被發現或被破壞的，并且BMS支持SAE J3061標準的要求。

UltraSoC首席戰略官Aileen Smith評論道：“我們很高興能與ResilTech合作，這是一家基因中都有功能安全性的公司。我們正越來越多地看到UltraSoC的嵌入式洞察分析在監測諸如汽車設計等復雜的、安全性至上的系統的不同組件時，所發揮的重要作用。我們看到與ResilTech團隊合作的巨大價值，ResilTech本身與世界各地的組織密切合作，助力他們提高功能安全性和標準合規性。”

為注重安全性的系統推出適用“任何處理器”的鎖步解決方案

在上個月底，UltraSoC宣布推出其UltraSoC Lockstep Monitor鎖步監測器。作為一種基于硬件的可擴展解決方案，新型Lockstep Monitor鎖步監測器通過檢查關鍵系統核心單元的處理器內核是否在可靠、安全、無隱患地運行，顯著地提高了其功能安全性。 UltraSoC靈活的半導體知識產權（IP）支持所有常見的鎖步/冗余架構，包括雙冗余鎖步、分離/鎖定、主系統/核查器、以及利用任意數量內核或子系統投票等全部模式。

UltraSoC Lockstep Monitor鎖步監測器可以支持任何處理器架構或其他子系統，包括自定義邏輯或加速器。許多安全標準都要求鎖步操作，例如汽車領域的ISO26262、以及IEC 61508、EN50126 / 8/9和CE 402/2013。

新的Lockstep Monitor鎖步監測器由一套可配置的半導體知識產權單元模塊組成，它們具有協議感知功能且可用于在兩個或多個冗余系統之間完成輸出、總線繁忙度、代碼執行、乃至寄存器狀態的交叉檢查。它可以用于任何處理器架構，包括諸如新興的RISC-V結構等那些對鎖步配置缺乏原生支持的處理器架構。除了傳統的處理器內核，它還可以檢查其他子系統或加速器。因為它是在硬件中實現的，所以它能以線速完成響應并且不會為主系統帶來任何能耗負擔。

與傳統方法不同，UltraSoC Lockstep Monitor鎖步監測器包含靈活的、運行時可配置的嵌入式智能，從而支持系統級芯片（SoC）設計人員根據應用精確地定制監測和響應系統。監測功能可以在各種細節層次上實現：在子系統級別（比較兩個處理器的輸出），在指令交互級別（例如比較總線流量），使用UltraSoC的高級指令跟蹤功能實現指令級別，以及通過檢查內部狀態或者寄存器內容在最底層的硬件級別實現。

通過在系統中嵌入智能，UltraSoC還可以在鎖步處理器的操作之間實現比傳統解決方案更精密的比較。例如，如果鎖步處理器共享一個存儲空間，它們不能在完美的、逐個周期的同步中運行；UltraSoC的片上分析功能可用于關聯冗余處理器內的活動，并根據檢測到的任何異常的性質來定制系統的響應。

RISC-V在注重安全性的應用中正在發現越來越多的發展機遇，特別是在汽車行業中前景看好。然而，整個RISC-V生態系統目前缺乏對諸如鎖步操作等功能安全性和安全防護規則的支持 ，但是它們卻是許多全球性標準強制要求的，如ISO26262強調的功能安全性、J3061強調的網絡安全，以及IEC 61508、EN50126 / 8/9和CE 402/2013等全球性標準。UltraSoC的Lockstep Monitor鎖步監測器支持無論是使用了開源還是商用內核的任何RISC-V系統去集成精密的安全功能。

鎖步系統在一個冗余備份配置中使用兩個或多個處理器子系統來運行相同的代碼，這些內核可以是時鐘周期同步的，或通過少量的周期來進行補償，這種設計可以防止周邊系統中的瞬態誤差。通過比較來自子系統的輸出、代碼執行或總線流量，并在結果出現不同時對其中的錯誤發出報警信號。帶有兩個處理器的鎖步系統通常以“主系統/核查器”的方式進行配置；而擁有兩個以上處理器的系統則可以使用“投票”或者其他冗余方案。更精密的“分離/鎖定”處理器部署則可以支持鎖步功能被動態地連通和斷開，允許內核以冗余模式運行或運行不同的代碼以獲得更高的性能。