從新聞到市場(chǎng)分析報(bào)告，我們看到很多關(guān)于 3D NAND 的報(bào)道，國(guó)內(nèi)這幾年投資興建許多12吋半導(dǎo)體工廠，其中大多是晶圓代工或 DRAM 廠，排除外資所投資的半導(dǎo)體廠，長(zhǎng)江存儲(chǔ) (YMTC) 的武漢新芯 (XMC) 是目前唯一即將量產(chǎn) 3D NAND 的國(guó)內(nèi)廠家。武漢新芯已研發(fā)出 32 層 3D NAND 芯片，預(yù)計(jì)年底量產(chǎn)，不過據(jù)消息指出，截至九月底武漢新芯已有約 2,000 片產(chǎn)能。

本篇文章將帶大家初步了解 3D NAND 是什么、為何發(fā)展 3D NAND 技術(shù)、3D NAND 有哪些技術(shù)發(fā)展，以及，它所帶來的影響。

NOR Flash及NAND Flash 

在開始之前，我們先來科普一下ㄧ些  Flash Memory 的基本知識(shí)。在半導(dǎo)體存儲(chǔ)器領(lǐng)域，NAND 是 NAND Flash Memory 的簡(jiǎn)稱，F(xiàn)lash Memory 在國(guó)內(nèi)翻譯為快閃存儲(chǔ)器，簡(jiǎn)稱閃存，是ㄧ種非易失性存儲(chǔ)器 (Non-Volatile Memory，NVM)，也就是說當(dāng)電源關(guān)掉，它所存儲(chǔ)的數(shù)據(jù)不會(huì)消失。與之對(duì)應(yīng)，大家常聽到的 DRAM、SRAM 則是易失性存儲(chǔ)器 (Volatile Memory， VM)，電源關(guān)掉，所存儲(chǔ)的數(shù)據(jù)會(huì)消失。

閃存依存儲(chǔ)單元 (Memory Cell) 結(jié)構(gòu)的不同區(qū)分為 NOR Flash及 NAND Flash 二種，對(duì)于這二種閃存的差異，技術(shù)細(xì)節(jié)我們不在此細(xì)說，讀者只需知道：(請(qǐng)參考下表)

• NOR Flash: 有較快的讀取速度，但寫入及擦除則較慢，其容量也遠(yuǎn)小于 NAND Flash，但 NOR Flash 可存取至任何選定的字節(jié)。ㄧ般 IC 內(nèi)之嵌入式閃存 (Embedded Flash) 均為 NOR Flash，主要用于存儲(chǔ)行動(dòng)裝置及計(jì)算機(jī)內(nèi)之啟動(dòng)、應(yīng)用程序、操作系統(tǒng)和就地執(zhí)行 (eXecute-in-Place，XIP) 的代碼。NOR Flash 存儲(chǔ)單元大小比 NAND Flash大很多，也由于存儲(chǔ)單元的結(jié)構(gòu)，NOR Flash 在本質(zhì)上比 NAND Flash可靠。

?

• NAND Flash：讀取速度稍慢，但寫入及擦除則相對(duì)較 NOR Flash 快很多，IC 容量可達(dá) 128GB 以上，但它無(wú)法存取至特定的字節(jié)，而是以小塊 (Page) 方式處理數(shù)據(jù)。NAND Flash 通常被用來作為大量數(shù)據(jù)存儲(chǔ)器，現(xiàn)在市面上 GB (Gigabyte) 級(jí)的 U 盤 (USB Flash Drive) 及 SSD 固態(tài)硬盤 (Solid State Drive/Disk) 均使用 NAND Flash。

?

圖片來源 : Created by Author

閃存縮放限制

 (Flash Memory Scaling Limit)

小存儲(chǔ)單元尺寸 (Cell Size)、高性能 (Performance) 以及低功耗 (Power Consumption) 一直是存儲(chǔ)器業(yè)者持續(xù)追求的目標(biāo)。越來越小的尺寸讓每片晶圓可以生產(chǎn)更多的 die，高性能才能符合高速運(yùn)算的需求，低耗電才能改善行動(dòng)裝置電池充電頻率及數(shù)據(jù)中心系統(tǒng)散熱的問題。而芯片工藝的每一次提升 (24nm → 14nm → 10nm…) ，帶來的不僅僅是元件尺寸的縮小，同時(shí)也帶來性能的增強(qiáng)和功耗的降低。

有個(gè)詞稱為 ”閃存的縮放限制” (Flash Memory Scaling Limit)，指出無(wú)論芯片上的元件能縮小多少，閃存都無(wú)法跟上步伐。這個(gè)限制過去十多年ㄧ直都沒實(shí)現(xiàn)，然而，14nm 以下，半導(dǎo)體工藝遷移到 Fin-FET (Fin Field-Effect Transistor，鰭式場(chǎng)效應(yīng)晶體管) 結(jié)構(gòu)，一種新的晶體管，讓這個(gè) ”閃存縮放限制” 問題正式浮出水面，因?yàn)檫@技術(shù)無(wú)法直接套用在既有的閃存元件上。嵌入式 NOR Flash 在這方面目前似乎無(wú)解，幸好過去幾年，ㄧ些新的存儲(chǔ)器元件技術(shù)已被開發(fā)出來，嵌入式 NOR Flash 被取代應(yīng)該只是時(shí)間早晚的問題，相反的，NAND Flash 業(yè)者卻早已找到ㄧ些因應(yīng)之道。

為了打破 ”閃存的縮放限制” 枷鎖，確保能持續(xù)提供高容量、低成本的 NAND Flash，相關(guān)業(yè)者多年前就開始研發(fā)解決之道。主要的方向有:

• 3D NAND Flash : 把存儲(chǔ)單元立體化

?

• 多層單元 (Multi-Level Cell) : 讓每個(gè)存儲(chǔ)單元不只存儲(chǔ)ㄧ個(gè) bit

?

• 硅穿孔技術(shù) (TSV，Through Silicon Via) : 讓多顆閃存晶粒可以直接堆疊封裝

?

很多文章將第ㄧ項(xiàng)及第三項(xiàng)混淆在ㄧ起，下面我們將ㄧㄧ介紹，協(xié)助大家了解。

3D NAND Flash

那到底什么是 3D NAND ? 它指的是 NAND 閃存的存儲(chǔ)單元是 3D 的。我們之前使用的閃存多屬于平面閃存 (Planar NAND)，而 3D NAND，顧名思義，就是它是立體的。Intel 用高樓大廈為例演釋 3D NAND，如果平面閃存是平房，那 3D NAND 就是高樓大廈。把存儲(chǔ)單元立體化，這意味著每個(gè)存儲(chǔ)單元的單位面積可以大幅下降。下圖為 Samsung Planar NAND 發(fā)展至 3D NAND (V-NAND) 的示意圖。

圖片來源 : Samsung V-NAND technology White Paper (Modified by Author)

左邊二個(gè)是 Planar NAND，只是存儲(chǔ)單元結(jié)構(gòu)不同，由浮動(dòng)?xùn)沤Y(jié)構(gòu) (Floating Gate) 遷移至電荷擷取閃存，亦即上圖之 2D CTF (Charge Trap Flash)。然后是將 2D CTF 存儲(chǔ)單元 3D 化變成 3D CTF 存儲(chǔ)單元 (上圖之 3D CTF)，最后通過工藝技術(shù)提升逐漸往上增加存儲(chǔ)單元的 Layer 數(shù)，把存儲(chǔ)單元像蓋大樓ㄧ樣越做越多層。Samsung 的 3D V-NAND 存儲(chǔ)單元的層次 (Layer) 由 2009 年的 2-layer 逐漸提升至 24-layer、64-layer，再到今年 (2018) 之 96-layer。

圖片來源 : Samsung V-NAND technology White Paper (Modified by Author)

近幾年來許多大廠紛紛投入 3D NAND 的研發(fā)，但目前只有 Samsung、Toshiba/SanDisk/WD、SK Hynix、Micron/Intel 四組公司能夠量產(chǎn)。各家的 3D NAND 存儲(chǔ)單元及技術(shù)都不相同，也幾乎每家公司都已宣布開發(fā)出 96 層 3D NAND，但目前量產(chǎn)的大多為 64 到 72 層的 3D NAND。

3D NAND 閃存工藝復(fù)雜，難度極高，因此廠商并非以最先進(jìn)的工藝來研發(fā)生產(chǎn) 3D NAND。目前最先進(jìn)的邏輯芯片工藝已來到 7nm，許多大廠目前量產(chǎn)的是 14nm，Planar NAND 也多使用 14nm 工藝生產(chǎn)，而 3D NAND 則大多使用 20nm 以上的工藝。下圖是 Tech Insights 2018 最新整理的 NAND Flash Roadmap，包含 2D (Planar) NAND 及 3D NAND，注意到?jīng)]，前面提到即將量產(chǎn)的長(zhǎng)江存儲(chǔ) (武漢新芯) 已被納入圖表中，成為第五家有能力生產(chǎn) 3D NAND 的廠家。

圖片來源 : Tech Insights NAND Flash Memory Technology/Products  Roadmap (2018)

多層單元

 (Multi-Level Cell)

一般正常的存儲(chǔ)單元，不管是 DRAM、SRAM、FLASH、ROM 等等，都只存儲(chǔ)ㄧ個(gè)比特 (Bit) 的資料 (稱為 SLC，Single-Level Cell)。為能更縮小存儲(chǔ)單元尺寸，除了運(yùn)用工藝持續(xù)做小及將存儲(chǔ)單元 3D 化外，各廠商也將腦筋動(dòng)到增加每存儲(chǔ)單元能存儲(chǔ)的 bit 數(shù)目上。簡(jiǎn)單的算數(shù)，當(dāng)ㄧ個(gè)存儲(chǔ)單元可以存儲(chǔ)二個(gè) bit 時(shí) (稱為 MLC，Multi-Level Cell)，其存儲(chǔ)單元尺寸等同于減少ㄧ半 ; 存儲(chǔ)三個(gè) bit (稱為 TLC，Triple-Level Cell)，則尺寸等同于原有的 1/3 ; 四個(gè) bit (稱為 QLC，Quad-Level Cell)，則存儲(chǔ)單元尺寸只剩原有的 1/4。(注: 也許當(dāng)年在定義 2-Level Cell 時(shí)沒想之后還會(huì)有 TLC 及 QLC，因此以 MLC 代表 2-Level Cell)。

SLC 存儲(chǔ)ㄧ個(gè) bit 數(shù)據(jù)，也就是二個(gè)狀態(tài) (0，1) ; MLC 存儲(chǔ)二個(gè) bit 數(shù)據(jù)，所以是四個(gè)狀態(tài) (00，01，10，11) ; TLC 三個(gè) bit，八個(gè)狀態(tài) (000，001，010，011，100，101，110，111) ; QLC 四個(gè) bit，十六個(gè)狀態(tài) (0000，0001，…. 1111)，如下圖所示。

圖片來源 : Micron Official Website (Modified by Author)

當(dāng)然天下沒有白吃的午餐，魚與熊掌不可兼得，存儲(chǔ)單元尺寸降低的代價(jià)是設(shè)計(jì)難度的提高以及性能的降低。為什么會(huì)如此？又是ㄧ個(gè)簡(jiǎn)單的算數(shù)問題。假設(shè)存儲(chǔ)單元電壓是 1.8V，對(duì) SLC 而言，ㄧ個(gè) bit 有二個(gè)狀態(tài)，平均分配 1.8V 電壓，每個(gè)狀態(tài)可以分到 0.9V。對(duì) MLC 而言，四個(gè)狀態(tài)平均分配電壓，每個(gè)狀態(tài)可以分到 0.45V，以此類推，TLC 每個(gè)狀態(tài)只可以分到 0.225V，而 QLC 更慘，每個(gè)狀態(tài)只可以分到 0.1125V。在這么小的電壓下，這么多的狀態(tài)以極小的電壓區(qū)隔，電壓區(qū)隔越小越難控制，干擾也越復(fù)雜，而這些問題都會(huì)影響 TLC 或 QLC 閃存的性能、可靠性及穩(wěn)定性，因而可以想見設(shè)計(jì)的難度有多高了。

另外如同上圖所示，越往右，存儲(chǔ)單元相對(duì)尺寸越小，因而成本越低。但其編程/擦除周期 (Program/Erase Cycle，簡(jiǎn)稱 P/E Cycle，也有人稱為擦寫次數(shù)) 會(huì)大幅降低，同時(shí)讀、寫及擦除所需的時(shí)間也會(huì)增加 (性能降低)。擦寫次數(shù)的降低為這項(xiàng)技術(shù)帶來相當(dāng)大的爭(zhēng)議，因?yàn)椴翆懘螖?shù)代表這閃存的壽命長(zhǎng)短。如同上圖所示，從 SLC 到 QLC，擦寫次數(shù)由 10 萬(wàn)次降到只有ㄧ千次，嚇壞ㄧ大堆人。

廠商當(dāng)然也知道，他們用系統(tǒng)設(shè)計(jì)來彌補(bǔ)這項(xiàng)缺點(diǎn)。系統(tǒng)會(huì)控制平均分?jǐn)偯恳粋€(gè)區(qū)塊的擦寫次數(shù)，故障的區(qū)塊也會(huì)被尚未使用的區(qū)塊替換，以確保了閃存能持續(xù)運(yùn)行。因?yàn)槿绱耍词姑總€(gè)存儲(chǔ)單元只有ㄧ千次擦寫次數(shù)，整顆閃存仍然可以從容的應(yīng)付我們?nèi)粘Ｊ褂玫男枨蟆．?dāng)然，這樣的結(jié)果使得 TLC 或 QLC 只適用于消費(fèi)者個(gè)人使用 (例如 SSD)，它是無(wú)法滿足 Data Center 之類的企業(yè)需求的，因?yàn)樯逃茫缳Y料處理中心 (Data  Processing Center)，的存儲(chǔ)設(shè)備，其插寫頻率是相當(dāng)相當(dāng)高的。

硅穿孔技術(shù)

 (TSV，Through Silicon Via)

硅穿孔技術(shù)其實(shí)與 3D NAND 工藝無(wú)關(guān)，嚴(yán)格來說，它屬于ㄧ種封裝技術(shù)。會(huì)拿出來講主要是ㄧ方面它可讓 3D NAND 閃存更上層樓，容量加大好幾倍。另ㄧ個(gè)原因是因?yàn)橛行┤税阉?3D NAND 存儲(chǔ)單元的 layer 層數(shù)混淆了，他們把 32、64 或 96-layer 3D NAND 描述為把 32、64 或 96 個(gè)晶粒 (Die) 堆疊在ㄧ起，這是很大的誤解。

TSV 技術(shù)已普遍用于 DRAM及 Flash 產(chǎn)品。以往ㄧ個(gè) IC 芯片 (Chip) 只封裝ㄧ顆晶粒，漸漸地為了降低成本、節(jié)省主機(jī)板空間及提高性能，多芯片封裝 (MCP，Multi-Chip Package) 開始盛行 (如下圖左方圖示)。TSV 則是以工藝方式將 IC 基板 (Substrate) 穿孔，填入金屬，讓上下晶粒直接相導(dǎo)通 (如下圖右方圖示)，不僅省去像左方圖示所顯示封裝打線 (Bonding)，更能進(jìn)ㄧ步提升 DRAM 或 Flash 單顆芯片的容量、訊號(hào)品質(zhì)、傳輸性能，以及降低傳導(dǎo)雜訊干擾。

圖片來源 : 3D NAND Flash Memory - Toshiba (Modified by Author)

目前各家量產(chǎn)的 3D NAND 芯片大多只以 TSV 堆疊到 8 或 16 層 3D NAND 晶粒 (Die)。下表范例為 Toshiba 的 512GB (Gigabyte)/1TB (Terabyte) 閃存產(chǎn)品介紹，你可以清楚看到它使用 48-layer 的 3D NAND 存儲(chǔ)工藝制造出容量為 512 Gb (Gigabit) 的閃存晶粒，再以 TSV 技術(shù)分別堆疊 8 或 16 個(gè) die (在下表中是以 Number of Stacks 來表示堆疊數(shù)目) 來做出 512 GB (512Gb x 8) 或 1TB (512Gb x 16) 的閃存芯片。(注 : 小寫的 b 代表 bit (比特)，大寫 B 代表 byte (字節(jié))，ㄧ個(gè) byte 等于 8 個(gè) bits)。

圖片來源 : AnandTech Post : Toshiba Weds 3D NAND and TSV

所以，ㄧ個(gè) NAND 閃存的晶粒 (die)，運(yùn)用 3D NAND 技術(shù)，可以把多達(dá) 96-layer 的存儲(chǔ)單元堆疊在一起，像蓋摩天大樓ㄧ樣。而為了增加每個(gè)封裝芯片 (Chip) 的容量，廠商再把8個(gè)或16個(gè)晶粒 (die) 以TSV 的技術(shù)疊在ㄧ起去封裝成芯片。這樣應(yīng)該清楚了吧!

結(jié)語(yǔ)

半導(dǎo)體工藝來到 14nm 以下，F(xiàn)in-FET 技術(shù)讓 NAND 及 NOR 閃存的發(fā)展碰到瓶頸。半導(dǎo)體大廠運(yùn)用三項(xiàng)技術(shù)，亦即 3D NAND 存儲(chǔ)單元技術(shù)、多層單元 (MLC/TLC/QLC) 技術(shù)，以及，硅穿孔 (TSV) 技術(shù)，讓 NAND 閃存得以持續(xù)發(fā)展，許多大廠都已開發(fā)出 96 層 TLC 甚至是 QLC 的 3D NAND 閃存。

NAND 閃存芯片的容量在這幾年快速提升，因而使得 NAND 閃存芯片成為行動(dòng)裝置及計(jì)算機(jī)內(nèi)之大量數(shù)據(jù)存儲(chǔ)器芯片。SSD 固態(tài)硬盤的容量已可做到 1TB (Terabyte) 等級(jí)，逼近 HDD 傳統(tǒng)硬盤 (Hard Disk Drive)。雖然在未來幾年 HDD 仍然有些許價(jià)格上的優(yōu)勢(shì) (SSD 每 GB 的單價(jià)約為 $0.2~$0.3，是 HDD 的10 倍)，但由于 SSD 不像 HDD 有機(jī)械動(dòng)作，速度、噪音及耗電也都比 HDD 好，已普遍受到ㄧ般消費(fèi)者的歡迎，然而由于低擦寫次數(shù)等限制，使得 3D NAND SSD 無(wú)法取代 HDD 在商用市場(chǎng)上的地位。

許多新型態(tài)的非易失性存儲(chǔ)器已研發(fā)出來 (我們將另文介紹)，未來或許能取代現(xiàn)有的 DRAM/SRAM/Flash 存儲(chǔ)器。在此之前，3D NAND 閃存應(yīng)該仍可保有它的市場(chǎng)地位ㄧ段時(shí)間。

最后，附帶ㄧ提，這個(gè)月初 (2018 年 8 月)，長(zhǎng)江存儲(chǔ)發(fā)表其稱之為 Xtacking 的突破性技術(shù)。它將為其 3D NAND 閃存帶來前所未有的 I/O 高性能、高存儲(chǔ)密度，以及更短的產(chǎn)品上市周期。依據(jù)其新聞稿，Xtacking 技術(shù)只需一個(gè)處理步驟就可通過數(shù)百萬(wàn)根金屬 VIA (Vertical Interconnect Accesses，垂直互聯(lián)通道) 將二片晶圓鍵合接通電路 (注意是二片晶圓而非二顆晶粒)，其中一片晶圓是負(fù)責(zé)數(shù)據(jù) I/O 及存儲(chǔ)單元操作的外圍電路，另一片晶圓則是 3D NAND 存儲(chǔ)單元。這樣的方式有利于 I/O 及控制電路以及 3D NAND Flash 各自選擇其最合適的先進(jìn)邏輯工藝，這 Xtacking 技術(shù)可以讓其 NAND  I/O 速度得以提升到 3.0Gbps (目前世界上最快的 3D NAND I/O 速度的目標(biāo)值是 1.4Gbps)， 與 DRAM DDR4 的 I/O 速度相當(dāng)，這即將量產(chǎn)的國(guó)產(chǎn) 3D NAND 閃存值得期待。

來源：非凡創(chuàng)芯力