光模塊TOSA的最后一個器件是LD，承載LD的submount設計也很關鍵，如果設計的submount本身帶寬不足，前面的高速電路優化的再好也是白費功夫，正所謂行百里者半九十，深入了解自己設計的submount性能，才能整體把控模塊性能。

submount各家有各家的設計方法，有基于傳輸線結構設計的，也有基于微小型非傳輸線結構設計的，不管是哪種設計方法，衡量其性能好壞的唯有插入損耗IL（3dB損耗帶寬），那么該如何分析submount的帶寬呢？

基于3D model的HFSS當然也是可以的，只是3D仿真的時間通常都較長，尤其是全波性能分析更費時間，如果要快速出結果，要另辟蹊徑，使用Q3D+Designer的組合，正是一種又快又準的好方法。

Q3D提取submount寄生參數：

1、隨意建立一個submount的模型，尺寸不限，由于是差分信號輸入，因此需要建立兩組source和sink，仿真結束后，可以直導出模型的HSPICE模型，不導出亦可，現在Designer支持直接導入Q3D工程模型。（Q3D工程文件要求解后有結果才能導入）

2、Designer中導入HSPICE模型，分析S21，建立電路圖如下：

從SDD21曲線可以看出，當前的submount帶寬遠大于25GHz，然而不要高興的太早！！

加入bonding wire后的插入損耗：

submount通常跟FPC或PCB用bonding連接，如果在電路中加入bonding wire的寄生電感，又變現如何呢？如下圖，在電路中加入電感L1，對它做參數掃描，電感值從0.1nH到1nH變化，步進step=0.2nH：

如果信號的上升沿時間tr=16ps（28Gbps速率），那么高速通道需要的最小帶寬為f_min>0.35/16ps=21.875GHz，按下面的仿真IL來看，使用的金線電感不能超過0.7nH，超過0.7nH，通道的3dB帶寬就小于21.875GHz，同時為了設計的余量，最好控制金線電感不超過0.5nH。

金線電感不超過0.5nH，長度如何控制？

如下單根0.22mm金線（直徑25um）寄生電感為0.17nH，單位長度電感為0.17/0.22=0.77nH/mm，L_max=0.5/0.77=0.649mm，也就是控制電感值在0.5nH以內，金線長度不能超過649um。