RISC-V芯課程 | 從微架構到系統:基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環

新思科技芯課程全新RISC-V系列即將推出,本次課程內容共4講,首場【從微架構到系統:基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環】將于5月15日上線,深度剖析RISC-V在現代SoC設計中的核心驗證難點及挑戰,并重點介紹新思科技RISC-V相關的動態驗證方案,通過將STING的高效激勵生成能力與ImperasDV的精準檢查能力與新思科技的VCS、Verdi深度融合,展示如何構建一個涵蓋“激勵生成- 高速仿真- 深度調試-覆蓋率收斂”的仿真驗證方案。歡迎了解并預約更多系列課程:

1. 5/15: 從微架構到系統:基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環

2. 5/22: 形式驗證為RISC-V內核保駕護航

3. 5/29: ZeBu高性能Emulator 助力RISC-V高效驗證

4. 6/5: FC QIK & AI FUSION:高效賦能RISC-V后端實現

講師簡介:

范宇杰 | 新思科技資深應用工程師

擁有多年SOC與CPU驗證經驗,近年來專注于RISC-V生態系統及新思科技RISC-V及CPU相關驗證方案的推廣與支持。

課程時間:

2026.05.15(周五),14:00-15:00

歡迎掃碼進入課程報名入口,了解更多RISC-V系列芯課程!

RISC-V芯課程 | 從微架構到系統:基于新思科技RISC-V驗證方案構建高效可靠的RISC-V 驗證閉環的圖1

登錄后免費查看全文
立即登錄
App下載
技術鄰APP
工程師必備
  • 項目客服
  • 培訓客服
  • 平臺客服

TOP