一期一會 | 什么是信號完整性？
寫在前面
仿真、模擬、有限元分析、多物理場……這些術語是不是早已成為每位仿真人的“日常”？大家是否知曉其背后的技術原理和演進趨勢，正深刻地改變著世界？Ansys全新推出【Simulation Topics】系列專題，邀您一起探索仿真世界。本專題將以“一期一會”的形式，攜手各領域專家，圍繞Ansys全產品線的技術優勢，帶您深入解析流體、結構、電子設計及電磁仿真、光學、光子學、半導體、自動駕駛、汽車、聲學、航空航天、材料等多個關鍵領域，讓復雜的專業知識觸手可及。
系統的信號完整性（SI）是衡量電信號在進入和離開電路的整個過程中的變化程度的指標。對于數碼電子產品而言，該信號是一種電壓隨時間的推移在高值和低值之間變化的電流。
信號完整性是所有現代電子系統的基礎。該行業采用“完整性”一詞進行描述，因為它體現了遵循代碼、無消減而且完整、未分散。如果信號的波形因串擾、阻抗失配及損耗而與原始信號差異明顯，則接收器將無法讀取信號，從而導致信號完整性問題。這就是為什么信號完整性工程（分析和改進信號完整性問題）是設計集成電路（IC）、IC封裝和印刷電路板（PCB）的重要環節。
信號速度的增加以及PCB和封裝的尺寸縮小，將進一步增加處理信號完整性問題的挑戰。高速數字信號和更小的幾何結構可使信號噪聲和失真更明顯。不過，隨著挑戰的不斷增加，行業對如何應對這些挑戰的理解以及工程師用于定義、仿真和調整其電子系統的工具功能也會隨之增加。
由于材料中的電阻、移動電子產生的電磁場、其它電磁場產生的電流以及電路的電容，在電子從驅動器流向接收器時，會出現波形失真、噪聲、時間偏移和振幅減小的情況。在PCB中，材料、創建電路的跡線的形狀、各層的布置與厚度以及在層與層之間傳輸電流的方式，都會激發這些效應。
此外，還必須提及一些與電源完整性密切相關的問題。信號完整性應對的是PCB信號保真度問題，電源完整性則應對發送和接收這些信號的組件的電源的質量問題。影響信號完整性的阻抗、電感和衰減問題在電源完整性中也發揮著一定作用。此外，對某一方面進行調整可能會對另一方面產生負面影響，因此工程師改進設計時需要對這兩者進行仿真和測量。
為什么信號完整性很重要？
如果不解決信號完整性問題，數碼設備可能會出現嚴重問題。信號失真太大，就會導致無法正確接收電路中傳輸的0或1信號，并導致錯誤的二進制值，這時就會出現最嚴重的問題。此外，噪聲或時滯很明顯時，設備可能就會出故障。在當今具有數百條走線、高度復雜的PCB中，只要有一條信號路徑有信號完整性問題，整個電路板就無法使用。
在真實世界的物理學條件下，通過電路發送信號時，信號在到達另一端時不可能不發生變化。不過，現代設計團隊非常了解信號完整性分析基礎、信號完整性影響現代電路設計的方式，以及識別和應對信號完整性問題的方法，因此，我們不僅可最大限度降低信號在其設備中的完整性問題，而且還可實現更小的外形尺寸和更高的頻率。
信號完整性分析基礎
在材料中移動的電子周圍的物理場，會損害信號的完整性。Maxwell的方程描述了電荷與電流之間的關系、電流如何產生電磁場，以及電磁場如何改變電流。
簡而言之，PCB中互連（稱為數字信號傳輸線）的作用與天線、電阻器和電容器類似。信號的特征、導電及介電材料的材料屬性、幾何結構以及PCB中電路和各層的相對位置決定了在Maxwell的方程中所描述的物理場的大小和影響。
四種類型的信號完整性問題
基于上述基本物理場情況，可以將信號完整性問題分為四類：
1. 電磁干擾/電磁兼容性（EMI/EMC）
在所有高頻電路中，幾何結構和頻率的正確組合都會將跡線或通孔轉換為廣播信號的天線，該信號可在同一PCB、其它設備、連接器，或者相同設備或附近設備的線纜中與其它電路耦合。當另一條電路接收到干擾時，電磁場中的能量會產生電流，從而會在該信號中產生噪聲。此外，廣播電磁波還會降低信號的電壓，因為產生磁場會耗電。所以，設計人員不僅必須最大限度減少干擾（EMI），而且還必須確保他們正在開發的設備與其運行的電磁環境（EMC）兼容。
2. 串擾
串擾是電磁相互作用的另一種形式。當相互靠近的高速跡線中的信號使其電場和磁場耦合時，就會出現這種情況。無用信號，源于被稱為“干擾源跡線”的線路，其與相鄰傳輸線上的信號耦合，稱為受干擾跡線。耦合類型包括：
- 電容耦合：
- 由干擾電路的電場在受干擾電路中產生電壓引起
- 電感耦合：
- 由干擾電路的磁場在受干擾電路中產生電壓引起
- 導電耦合：
- 由在接地層回路上耦合的兩個信號的電流引起
3. 同步開關噪聲（SSN）引起的接地彈跳
當PCB各點的信號接地不同時，就會發生接地彈跳。這是一個信號完整性問題，由多個同時在高狀態或低狀態間改變其電壓的電路引起，其可導致接地層增壓。這會導致低狀態電壓（即二進制信號中的0）高于預期。有時彈跳的高度足以導致讀取假高狀態。
4. 阻抗失配
設計人員需要考慮交流電（AC）電路的阻抗。阻抗是由電感和電容引起的電流流動和電流變化的阻力。當阻抗沿電路的某個位置發生變化時，就會出現阻抗失配。這種失配會導致一部分信號反射回來，然后來回傳播，直至衰減。阻抗失配不僅會給信號增加噪聲，還會導致時序的不確定性，這被稱為抖動。評估阻抗失配的標準工具是時域反射儀（TDR）。TDR測量傳輸線中的反射。
通過眼圖分析實現信號完整性的可視化
眼圖分析是探測信號完整性的最常用手段之一。眼圖也叫眼模式圖，是一種查看數字電路隨時間變化的響應的方法。將重復信號輸入分析電路，并隨時間變化測量輸出信號。每比特的數據都疊加在另一個比特位之上，X軸是時間，Y軸是振幅。由于輸入信號是方波，因此完美的電路將生成一個圖像，顯示頂部和底部的兩條水平線以及中間的兩條垂直線，這些線由一比特數據的長度水平分隔，由信號壓差垂直分隔。
但現實中沒有一條電路是完美的，因此圖像會變成像眼睛一樣的形狀。上述信號完整性問題表現為直線失真。下圖是表明電路有問題的典型值。上升時間、下降時間、抖動和眼交叉百分比等值表明了信號失真的情況以及進入系統的噪聲對信號的影響。
通過比較路由、幾何結構或材料修改前后的眼圖，設計人員可以了解這些更改是如何提高電路的信號完整性的。
這種分析方法的初衷是使用示波器快速為電路的信號完整性實現可視化。如今，工程師使用眼圖來根據仿真預期檢查電路性能。這可以使設計人員在遠遠早于原型設計PCB之前，就快速探索修改并查看影響。
信號完整性和集成電路（IC）
本文重點介紹PCB中的信號完整性，但IC芯片中的信號完整性也很重要。由于IC的尺寸較小而且數據速率更高，因此在布置集成電路以及定義互連時，信號完整性是一個更為重要的考慮因素。開關其它信號的耦合效應是芯片中出現SI問題的最大推手。此外，在芯片外部，用作與封裝互連的電線間距非常小，因此會產生大量串擾。
IC芯片的原型設計難度極大，因此可在設計流程中盡早使用仿真對信號完整性和電源完整性進行建模，以識別并糾正潛在問題。在啟動制造流程之前，使用這些工具驗證芯片，可了解其性能是否符合預期。
識別信號完整性問題及提高性能的技巧
為了避免高速數字設計中的SI問題，工程師需采取的最重要措施就是遵循PCB設計的成熟行業設計規則。一些典型的規則包括：
- 指定跡線之間的距離
- 避免跡線寬度突變
- 保持在允許的轉角半徑內
- 避免跡線及通孔斷株
- 不在接地層布置會中斷返回路徑的非線性模塊
- 設計差分對以保證相同長度
- 降低電源層的阻抗
- 在PCB中戰略性布置接地層，每層厚度適當
- 避免較高頻率的通孔
然而，即使設計人員遵循所有的PCB布局設計規則，可能仍然會出現問題。此外，在平衡多個規則、制造約束、尺寸限制和成本問題時，也會出現挑戰。通常，我們可以通過部署仿真來識別這些問題并進行改進。
憑借良好的參數化設計和穩健的仿真工具套件（如Ansys SIwave? PCB和封裝電磁仿真軟件以及Ansys HFSS? 3D高頻仿真軟件），工程師可快速進行權衡研究，探索解決方案。
由于我們無法看到、聽到或感覺到跡線中的電磁場或電流，因此，工程師采用仿真來讓所發生的磁場和通量可視化。這種可視化使工程師能夠查看電磁場的傳播和信號返回路徑，讓PCB中以及組件下的發熱可視化，并能查看跡線對之間的串擾。
未來的信號完整性
未來的SI趨勢與其最近的情況類似：不僅數據速率和時鐘速度會提高，而且帶寬需求也會不斷增加。此外，封裝需求還會迫使系統使用更小的PCB，在這些PCB上封裝更多組件并使用柔性PCB將其彎曲成卷曲的形狀。為了滿足行業需求并擴大市場份額，企業將引入新的制造工藝以及不同材料的試驗，而這兩者都會影響信號完整性。
在不久的將來，另一個將加速發展的趨勢是“布局”與“仿真”之間更緊密的集成，以在設計流程中將更多的物理場納入考量。在制定PCB策略的同時，工程師將能夠探索其設計的電磁場、電源完整性、熱特征以及機械魯棒性。
與在其它領域一樣，人工智能（AI）將在未來最大限度減少信號完整性問題的過程中發揮作用。在將原理圖轉換為PCB布局時，許多布局工具已經使用較早期的AI形式來執行設計規則，以布局跡線。新一代生成式AI工具將顯著提高設計及仿真工具的功能。
相關閱讀
2025大賽優秀作品 | 有直流偏磁PWM波電壓勵磁磁心損耗的有限元仿真
LS-DYNA熱門視頻集錦上線 | 全面解鎖 LS-DYNA 技術：從前沿方法到多領域模擬與優化技巧
工程師必備
- 項目客服
- 培訓客服
- 平臺客服
TOP
