3DIC 封裝即三維集成電路封裝，是一種將多個芯片或芯片層垂直堆疊，并通過硅通孔（TSV）等技術(shù)實現(xiàn)互連的先進(jìn)半導(dǎo)體封裝技術(shù)。在半導(dǎo)體技術(shù)持續(xù)進(jìn)步的當(dāng)下，先進(jìn)封裝（3DIC）技術(shù)憑借將多個芯片垂直堆疊，并借助硅通孔（TSV）達(dá)成垂直互聯(lián)的方式，已然成為提升芯片集成度與性能的關(guān)鍵路徑。

        不過，在多 Dies 互聯(lián)配置中，信號完整性（SI）、電源完整性（PI）以及系統(tǒng)級封裝（SiP）的簽核，成為保障 3DIC 封裝性能與可靠性的棘手難題。隨著芯片集成度的提升，信號傳輸路徑愈發(fā)復(fù)雜，不同 Dies 間的信號干擾加劇，信號反射、串?dāng)_等問題頻發(fā)，嚴(yán)重影響信號質(zhì)量。同時，為眾多芯片提供穩(wěn)定、高效的電源供應(yīng)也極具挑戰(zhàn)，電源噪聲、電壓降等問題可能導(dǎo)致芯片工作異常，進(jìn)而影響整個系統(tǒng)的穩(wěn)定性。

        7月1日，Ansys官方『3DIC封裝多Dies互聯(lián)配置下的SIPI簽核方案』研討會或能為您解答封裝難題，感興趣的下滑預(yù)約學(xué)習(xí)??

時間：7月1日（星期二），16：00-17：00

內(nèi)容簡介：隨著半導(dǎo)體技術(shù)的不斷進(jìn)步，先進(jìn)封裝（3DIC）技術(shù)通過將多個芯片垂直堆疊，并采用硅通孔（TSV）實現(xiàn)垂直互聯(lián)，已經(jīng)成為提升芯片集成度和性能的重要途徑。然而，在多Dies互聯(lián)配置下，信號完整性（SI）、電源完整性（PI）以及系統(tǒng)級封裝（SiP）的簽核成為確保3DIC封裝性能和可靠性的關(guān)鍵挑戰(zhàn)。本課題旨在提出一種針對3DIC封裝多Dies互聯(lián)配置下的SIPI簽核方案，針對對3DIC封裝中的多Dies互聯(lián)結(jié)構(gòu)進(jìn)行詳細(xì)的信號和電源完整性分析，確保在整個設(shè)計周期內(nèi)對SI和PI性能進(jìn)行持續(xù)優(yōu)化和驗證。

講師：

郭永生 | Ansys首席應(yīng)用工程師

        專注于Ansys CPS產(chǎn)品線的方案開發(fā)和支持，主導(dǎo)從芯片到系統(tǒng)的多物理場分析方案的實施，以及先進(jìn)封裝的關(guān)鍵仿真技術(shù)的拓展和推廣。在信號完整性、電源完整性、電磁兼容性以及電熱耦合等多個關(guān)鍵領(lǐng)域，憑借深厚的專業(yè)背景和豐富的實戰(zhàn)經(jīng)驗，積累了廣泛而深入的產(chǎn)品知識和分析經(jīng)驗，同時在2.5D/3D封裝仿真驗證方面有深入的研究和見解。目前致力于為高科技企業(yè)用戶提供卓越的仿真方案實施服務(wù)，幫助搭建高效流暢的仿真流程，并針對行業(yè)前沿問題進(jìn)行深入研究與分析。

形式：線上

費(fèi)用：免費(fèi)

掃碼立即報名

- -THE END- -

技術(shù)鄰簡介：

技術(shù)鄰專注于工科技術(shù)社區(qū)，從最早的CAE技術(shù)社區(qū)（中國CAE聯(lián)盟）發(fā)展而來，在CAE領(lǐng)域有20年的教學(xué)和咨詢服務(wù)經(jīng)驗。

仿真服務(wù)、Ansys 2025R1系列往期錄播免費(fèi)領(lǐng)取，更多資料，掃碼添加技術(shù)鄰客服詳細(xì)咨詢~

（??添加客服回復(fù)【ANR1】了解更多??）

●Ansys加入英特爾代工服務(wù)云端聯(lián)盟，推進(jìn)半導(dǎo)體研發(fā)

●PhysicsAI與Inspire Cast的結(jié)合：實現(xiàn)鑄件缺陷的快速預(yù)測