共封裝光學（CPO）是一種旨在通過將通信所需的重要元件（即光學及電子元件）更緊密地結合在一起，解決當今數據密集網絡中日益增長的帶寬密度、通信時延、銅線傳輸距離以及電源效率挑戰的方案。

行業目前采用了光互連輸入輸出（OIO）和CPO等不同的術語，因而容易造成一些混淆，特別是近封裝光學（NPO）經常錯誤地被視為CPO。需要說明的是，CPO的廣泛趨勢與OIO相同，即轉向基于芯粒的技術，將光學器件集成在3D集成電路（3D-IC）封裝中。

可插拔光收發器等

在高分辨率視頻流、虛擬現實、物聯網（IoT）、高性能計算（HPC）以及人工智能和機器學習（AI/ML）的驅動下，全球網絡和數據中心對數據的需求日益增長，因而需要增加帶寬、降低延遲和功耗。

光學技術最初只在遠距離通信中占主導地位，但隨著可插拔光收發器提高了機架之間和機架內部的帶寬密度，光學技術也已滲透到較近距離通信的數據中心。雖然這些收發器已從100G發展到400G、800G和1.6T，但在更高速度下，尤其是在AI等數據密集型應用中，其功耗會成為不利因素。此外，“可插拔件”的帶寬可擴展性和封裝會對6.4T和12.8T等未來容量構成限制。

為了應對這些挑戰，該行業正在積極投資CPO和OIO，推出新一代解決方案，以滿足新興應用不斷發展和未來大容量網絡的需求。聯盟、多供應商協議，以及諸如電氣與電子工程師協會（IEEE）和光學互聯論壇（OIF）等標準機構之間的協作，旨在實現CPO解決方案規范的一致性。

獲得共封裝光學的優勢

美國博通（Broadcom）和思科（Cisco）的早期CPO解決方案顯示，功耗可節省30-50%，互連功耗約低于1pJ/bit。Ayar Labs展示了5pJ/bit下16Tbps的雙向吞吐量。一般來說，CPO提供了幾種不同的節能方式：

• 避免銅線損耗：與可插拔光學器件不同，CPO設計無需信號從專用集成電路（ASIC）芯片通過有耗能的銅線穿過電路板到達前面板。相反，CPO設計會將光纖直接引入交換機，在芯片和光學引擎之間實現低損耗近距離通信。
• 更少的數字信號處理器（DSP）：在當前速度超過25G/信道的架構中，基于DSP的重定時器已成為可插拔光學器件中的必要組件，以主動分析和補償信號衰減、失真和定時問題。然而，DSP使整個系統的功耗增加了25-30%。考慮到CPO消除了ASIC和光學器件之間的片外銅線損耗，設計人員可以放心地淘汰一個DSP電平，這不僅可節省功耗，還可降低成本。
• 集成型激光器：對于激光器光源的布置，有兩種觀點。普遍的方法涉及外部激光器，需要通過光纖傳輸光信號并將其耦合到CPO中，通常會產生30-50%的光功率損耗。另一種方法是將激光器直接集成到芯片上，與前一種方法相比，只要熱管理和激光器的可靠性達到要求，就能提供明顯更高的光耦合。
• 高帶寬和低延遲：CPO可實現更高的帶寬、更低的時延，主要是因為DSP較少，而且取消了長銅線。畢竟，DSP等其它模塊以及銅線中的寄生電路都會帶來CPO解決方案中不會出現的信號延遲。

應用共封裝光學

網絡中的CPO：CPO主要被應用于連接數據中心服務器的前端網絡。憑借上述高帶寬、低時延及高能效優勢，CPO是有望為網絡應用實現新一代光學以太網技術的方案。

OIO（用于AI/ML的HPC）：為了處理AI/ML工作負載，光學行業正在研究一種由OIO支持的新架構，稱之為AI后端網絡。

在計算方面，傳統的孤島式HPC架構缺乏靈活的資源分配，加上數據傳輸速率的長期限制，造成了明顯的帶寬容量瓶頸以及工作負載多樣性處理效率低下的問題。隨著中央處理單元（CPU）和圖形處理單元（GPU）處理速度突飛猛進，現有的I/O基礎設施難以跟上步伐，導致處理單元頻繁等待數據，效率低下。

隨著AI/ML工作負載的需求不斷升級，這種困境日益嚴峻，因而需要一種具有高速、低延遲、無損數據傳輸和可擴展性等特點的網絡結構。而這就是OIO的意義所在，其將徹底改變現狀。

不斷發展的HPC分解式架構通過將內存、計算和存儲分離到由尖端OIO互連的集群中，努力克服了“孤立”模式帶來的限制。這一戰略性轉變可實現動態資源分配，解決傳統架構在處理各種數據中心工作負載時的低效率問題。

了解共封裝光學的挑戰

• 供應商的束縛：交換機和光學器件由統一廠商提供，意味著超大規模設備可能缺乏靈活性和自由度。因為，一旦已對特定廠商的生態系統進行大規模投資，就很可能在過渡到其他供應商的產品時遇到重重困難。這會限制輕松切換或升級組件的能力，并可能導致依賴性和局限性。
• 可靠性和現場可維護性：可插拔器件高度模塊化，可在發生故障時快速更換、可通過任何廠商更換。在CPO中，更換光學器件涉及拔出整個交換機，因此需要一定的專業知識才能完成復雜的相關服務任務。為了應對這一挑戰，一些CPO設計將激光器等高風險有源組件分解到更易于現場更換的遠程可插拔模塊上，而其他機構正在研究可插拔光連接器。
• 熱管理：在電氣封裝中布置光子集成電路（PIC），將增加熱串擾的幾率。光子裸片中來自熱源和激光光源的熱功率會影響封裝的溫度分布圖，而電氣裸片產生的熱量和整個系統的散熱機制也會影響PIC的熱行為。因此，需要從裸片到系統層面的完整熱分析。
• 信號完整性和功率完整性：需要對整個系統進行瞬態仿真，以確保信號和電源的完整性。這不僅需要自洽的電氣和光子電路仿真，同時還要考慮來自封裝階段引入的不同類型的電氣互連帶來的額外寄生效應。
• 可擴展性和帶寬密度：因為光纖通常為邊緣耦合，CPO和OIO的一個關鍵指標是沿芯片邊緣的帶寬密度。最小光纖間距要求會限制給定基板尺寸的光纖數量。鑒于波導和光纖尺寸之間的巨大差異，扇出成了邊緣耦合解決方案的固有挑戰。想象一下，必須在不增加基板尺寸的情況下，容納數千條光纖。如果使用V形槽可垂直定向光纖，無需扇出，便可實現邊緣耦合解決方案。此外，基于光柵的微透鏡耦合與其它創新解決方案也在研究之中。
• 光纖連接：將光信號從光纖陣列高效耦合到封裝，是一項極具挑戰性的任務。其中有一些注意事項，例如光纖對齊（通過被動或主動對齊方法實現）與傾斜、結構與熱管理、可制造性和可維護性等。因此，設計人員需要仔細建模，并優化其光耦合設計。
• 可制造性和可測試性：低成本和高收益，可使設計具有商業可行性。特別是在多廠商供應鏈中，穩定的質量和有效的測試程序是必不可少的關卡，并將隨著需求和投資的增加而不斷發展。 

審視相關市場趨勢

芯粒的出現：芯粒（Chiplet）實際上是小型單裸片，其可共封裝以作為單個芯片運行，從而從片上系統轉變為一個封裝中的芯片系統。芯粒可能會在CPO被采用的過程中發揮重要作用，甚至能夠加速CPO的應用。芯粒方案可在統一封裝中混合不同的技術和功能。例如，OIO芯粒可建立在較早的CMOS節點基礎之上，ASIC則基于更先進的節點，從而實現更低的成本和更高的良率。

通過3D-IC實現的集成密度：半導體行業正在通過3D-IC技術提高集成密度。盡管目前許多CPO方法都是在低損耗基板上將光學和電氣芯片相鄰放置，但3D-IC技術的進步可以實現多裸片芯粒CPO，其中，OIO和ASIC通過極低功耗和極高帶寬的芯片間通信進行了3D集成。這種集成密度帶來了更大、更復雜的設計，因此，對多物理場和電磁（EM）仿真的需求也與日俱增，以分析新出現的物理效應。

線性驅動可插拔光學（LPO）：現有的可插拔技術，不會被輕易放棄。與CPO相似，LPO技術通過從可插拔光學器件中移除DSP來實現節能。與傳統的可插拔模塊相比，CPO中光學及電子元件的緊密布置，實現了幾個數量級的微型化。不過，插拔器件本身也可以采用這種微型化技術，以改善其笨重的外形尺寸。

要滿足市場期望并贏得最終用戶對CPO可行性的信心，就必須展示強大的多供應商業務模式，并顯著節省成本和能耗。為了利用行業趨勢和技術以加速CPO和OIO的應用，光學界需要解決一些關鍵部分的缺失問題，如IP模塊和光學接口標準等。該過程中，從設計與仿真軟件提供商、器件與芯片設計商、系統架構，到封裝公司、測試設備提供商和代工廠，供應鏈中所有參與者的協作必不可少。建立生態系統并非易事，必然需要一定時間。然而，隨著AI/ML等大型應用的出現，競爭其實已經拉開帷幕。