ANSYS HFSS 2023 R1版本在工作流程、前處理和并行求解方面的進(jìn)行了改善和提升，使電磁仿真功能更全面、流程更高效。本文將圍繞HFSS 2023 R1版本新增的幾個(gè)核心性能和功能提升進(jìn)行初步介紹。

Layout組件工作流改進(jìn)

支持在HFSS 3D Layout快速布置對(duì)HFSS 3D中的組件，從而實(shí)現(xiàn)對(duì)復(fù)雜裝配體的支持。用戶現(xiàn)在可以在Layout中使用參考坐標(biāo)系進(jìn)行組件的放置，并可對(duì)組件邊界框和端口進(jìn)行調(diào)用和處理。同時(shí)，支持對(duì)其中的HFSS 3D組件進(jìn)行原始設(shè)計(jì)的修改。這些便利使得用戶可以在幾分鐘內(nèi)實(shí)現(xiàn)復(fù)雜裝配仿真模型的搭建，大大提高了建模的效率。如下所示為具有29個(gè)組件的Layout仿真分析：

圖1 最終裝配體模型及仿真效果

圖2 裝配體中的組件列表

陣列3D組件的并行自適應(yīng)剖分

在前面的版本中，HFSS以串行的方式剖分3D組件，其效率相對(duì)較低。在新版本中，在3D組件剖分方面進(jìn)行了質(zhì)的提升，采用了并行剖分，極大提高了模型的前處理效率。如下為帶饋電結(jié)構(gòu)的16x16天線陣，其中含有26類獨(dú)立組件，總計(jì)432個(gè)組件：

圖3 帶饋電結(jié)構(gòu)的天線陣列仿真

通過(guò)比對(duì)可以看到其加速了42%。

表1 加速效果對(duì)比

用于網(wǎng)格融合的迭代求解器

在HFSS 2023 R1版本中，針對(duì)網(wǎng)格融合加入了迭代求解器，其在降低內(nèi)存消耗和求解速度上都得到極大提升。如下為基于網(wǎng)格融合技術(shù)的反射面天線，在直接求解和迭代求解中，兩者求解結(jié)果完全一致（即采用迭代求解沒(méi)有精度損失），同時(shí)內(nèi)存消耗減低了54%、求解速度提高了42%。

圖4采用迭代器求解器的反射面天線

表2 求解效率對(duì)比

改進(jìn)的HPC性能

針對(duì)網(wǎng)格融合求解器進(jìn)行了加速優(yōu)化，實(shí)現(xiàn)3D組件陣列的多節(jié)點(diǎn)分布矩陣快速組裝和場(chǎng)恢復(fù)，同時(shí)提升了分布矩陣求解性能。對(duì)于超大陣列迭代求解器同樣進(jìn)行了提升，其有效降低了迭代次數(shù)，大大提升了求解速度，為陣列天線設(shè)計(jì)人員提供了有力的設(shè)計(jì)工具。如下為大型陣列天線采用新舊版本進(jìn)行仿真時(shí)的效果對(duì)比，可以看到新版本減少了24%的內(nèi)存需求，并獲得了25%的速度提升。

圖5 大型天線陣列仿真

表3 求解效率對(duì)比

如下為復(fù)雜電路板的直接求解，基于AMD CPU和數(shù)學(xué)庫(kù)加速提高了44%-82%的求解效率。

圖6 復(fù)雜電路板仿真模型

表4 求解速度對(duì)比

其他

1、寬帶波端口的快速掃描

針對(duì)HFSS 3D Layout中信號(hào)分析的寬帶問(wèn)題，在本次版本更新中對(duì)其中的低頻部分進(jìn)行了穩(wěn)定性改進(jìn)和性能提升，大大提高了寬帶掃描的效率。如圖所示為四端口激勵(lì)下的寬帶波端口快速掃描，其仿真結(jié)果與插值掃描相同，但效率提升了4.7倍。

圖7 仿真模型和仿真結(jié)果對(duì)比

表5 計(jì)算速率比對(duì)

2、自適應(yīng)時(shí)間步進(jìn)算法

基于多級(jí)時(shí)間步長(zhǎng)控制算法，使用Newton迭代次數(shù)作為非線性的指示，減少線性部分的時(shí)間步數(shù)，增加弱/中等非線性段的時(shí)間步數(shù)。從而減少總的時(shí)間步數(shù)，降低Newton迭代次數(shù)、縮短仿真時(shí)間。

圖8 時(shí)間步控制對(duì)比

表6 時(shí)間步控制效應(yīng)示例

總結(jié)

除了上述功能之外，ANSYS HFSS 2023 R1在模式端口應(yīng)用、等離子體仿真、SBR+等方面也有重要的改進(jìn)，本文不再一一詳述，這些功能改進(jìn)無(wú)疑帶來(lái)了更全面的性能、更高效的仿真流程和更強(qiáng)的可靠性。

作者：王華明上海安世亞太