摩爾定律預言，通過芯片工藝的演進，每 18 個月芯片上可容納的晶體管數量翻一番，達到提成芯片性能和降低成本的目的。近些年，隨著芯片工藝不斷演進，硅的工藝發展趨近于其物理瓶頸，晶體管再變小變得愈加困難。在摩爾定律放緩以及算力和存儲需求爆發的雙重壓力下，以硅為主體的經典晶體管很難維持集成電路產業的持續發展，后摩爾時代到來。后摩爾時代顛覆創新將主要圍繞新封裝、新材料、新架構進行，值得我們關注。

新封裝：提高效率、降低成本，先進封裝前景廣闊。隨著節點縮小，工藝變得越來越復雜且昂貴，在經典平面縮放耗盡了現有技術資源、應用又要求集成更加靈活和多樣化的今天，若在芯片中還想“塞進更多元件”，就必須擴展到立體三維，從異構集成(HI)中找出路。SiP 技術集成度高，研發周期短，可實現 3D 堆疊，且能解決異質集成問題，前景廣闊。Chiplet 模式能滿足現今高效能運算處理器的需求，具備設計彈性、成本節省、加速上市三大優勢，SiP 等先進封裝技術是 Chiplet 模式的重要實現基礎，Chiplet 模式的興起有望驅動先進封裝市場快速發展。

新材料：化合物半導體助力半導體器件實現更高性能，迎來發展契機。目前9成半導體器件由硅制造，硅材料具有集成度高、穩定性好、功耗低、成本低等優點。但在后摩爾時代，除了更高集成度的發展方向之外，通過不同材料在集成電路上實現更優質的性能是發展方向之一。同時隨著 5G、新能源汽車等產業的發展，對高頻、高功率、高壓的半導體需求，硅基半導體由于材料特性難以完全滿足，以 GaAs、GaN、SiC 為代表的第二代和第三代半導體迎來發展契機。

新架構：架構創新迎來黃金時代。以 RISC-V 為代表的開放指令集將取代傳統芯片設計模式，更高效應對快速迭代、定制化與碎片化的芯片需求。為應對大數據、人工智能等高算力的應用要求，AI NPU 興起。存內計算架構將數據存儲單元和計算單元融合為一體，能顯著減少數據搬運，極大地提高計算并行度和能效。長期來看，量子、光子、類腦計算也有望取得突破。

新封裝、新材料、新架構驅動后摩爾時代集成電路發展

從演進路線來看，未來集成電路的長期演進有三種主流的路線：More Moore（使用創新半導體制造工藝縮小數字集成電路的特征尺寸）、More than Moore（在系統集成方式上創新，系統性能提升不再靠單純的晶體管特征尺寸縮小，而是更多地靠電路設計以及系統算法優化）、Beyond CMOS（使用 CMOS 以外的新器件提升集成電路性能）。

從后摩爾時代創新的方式看，主要圍繞新封裝、新材料和新架構三方面展開。

1.新封裝領域，3D 封裝、SiP（System In a Package，系統級封裝）已實現規模商用，以 SiP等先進封裝為基礎的 Chiplet 模式未來市場規模有望快速增長，目前臺積電、AMD、Intel 等廠商已紛紛推出基于 Chiplet 的解決方案。

2.新材料領域，隨著 5G、新能源汽車等產業的發展，硅難以滿足對高頻、高功率、高壓的需求以 GaAs、GaN、SiC 為代表的第二代和第三代半導體迎來發展契機。

3.新架構領域，以 RISC-V 為代表的開放指令集將取代傳統芯片設計模式，更高效應對快速迭代、定制化與碎片化的芯片需求。為應對大數據、人工智能等高算力的應用要求，AI NPU 興起。存內計算架構將數據存儲單元和計算單元融合為一體，能顯著減少數據搬運，極大地提高計算并行度和能效。長期來看，量子、光子、類腦計算也有望取得突破。

新封裝：提高效率、降低成本，先進封裝前景廣闊

隨著節點縮小，工藝變得越來越復雜且昂貴，在經典平面縮放耗盡了現有技術資源、應用又要求集成更加靈活和多樣化的今天，若在芯片中還想“塞進更多元件”，就必須擴展到立體三維，從異構集成(HI)中找出路。

SiP 優勢顯著，是超越摩爾定律的必然選擇路徑。受限于摩爾定律的極限，單位面積可集成的元件數量越來越接近物理極限。而 SiP 封裝技術能實現更高的集成度，組合的系統具有更優的性能，是超越摩爾定律的必然選擇路徑。相比 SOC：

（1）SiP 技術集成度更高，但研發周期反而更短。SiP技術能減少芯片的重復封裝，降低布局與排線難度，縮短研發周期。采用芯片堆疊的 3D SiP 封裝，能降低 PCB 板的使用量，節省內部空間。例如：iPhone7 PLUS 中采用了約 15 處不同類型的 SiP工藝，為手機內部節省空間。SiP 工藝適用于更新周期短的通訊及消費級產品市場。

（2）SiP 能解決異質（Si，GaAs）集成問題。手機射頻系統的不同零部件往往采用不同材料和工藝，如：硅，硅鍺(SiGe)和砷化鎵(GaAs)以及其它無源元件。目前的技術還不能將這些不同工藝技術制造的零部件制作在一塊硅單晶芯片上。但是采用 SiP 工藝卻可以應用表面貼裝技術 SMT 集成硅和砷化鎵裸芯片，還可以采用嵌入式無源元件，非常經濟有效地制成高性能 RF 系統。光電器件、MEMS 等特殊工藝器件的微小化也將大量應用 SiP 工藝。

Chiplet 模式有望興起，兼具設計彈性、成本節省、加速上市三大優勢。Chiplet 模式采用不同于SoC 設計的方式，將大尺寸的多核心的設計，分散到較小的芯片，再通過先進封裝的形式以一種類似搭積木的模式實現整合，更能滿足現今高效能運算處理器的需求；而彈性的設計方式不僅提升靈活性，也能有更好的良率及節省成本優勢，并減少芯片設計時程，加速芯片 Time to market（上市）的時間。綜合而言，相對于 SoC，Chiplet 將有設計彈性、成本節省、加速上市等三大優勢。

SiP 等先進封裝技術是 Chiplet 模式的重要實現基礎，Chiplet 模式的興起有望驅動先進封裝市場快速發展。

新材料：助力半導體器件實現更高性能，迎來發展契機

目前，市面上 9 成以上半導體器件都是以第一代元素半導體材料之一，硅(Si)材料制作，具有集成度高、穩定性好、功耗低、成本低等優點。但在后摩爾時代，除了更高集成度的發展方向之外，通過不同材料在集成電路上實現更優質的性能是發展方向之一。同時隨著 5G、新能源汽車等產業的發展，對高頻、高功率、高壓的半導體需求，硅基半導體由于材料特性難以完全滿足，以 GaAs、GaN、SiC 為代表的第二代和第三代半導體迎來發展契機。

新架構：架構創新來到黃金時代

計算機架構創新訴求愈加迫切。當前計算機的發展大多選擇以數值計算見長的馮·諾依曼架構，隨著摩爾定理逐漸失效，馮·諾依曼架構帶來的局限日益明顯，存儲墻、功耗墻、智能提升等問題，讓當前計算機發展面臨重大挑戰，迫切需要架構創新，架構創新迎來黃金時代。架構創新主要包括：

• 1.“硅-馮”范式內的架構創新：“在串行體制”內進行并行的體系結構創新。

• 2.類硅模式：基于現行架構開發電荷狀態變換的新技術，涉及 NC FET(負電容)、TFET(隧穿)、相變 FET、SET(單電子)等仍屬電荷變換的非 CMOS 技術，由于能延續摩爾定律，受到了半導體業界的重視。

• 3.類腦模式：利用包括存儲器在內的各種集成電路和 3D 封裝模擬神經元特性，摸索存算一體等計算，因其并行性、低功耗的特點，已經在人工智能領域引起了廣泛注意，并已獲得某些工業應用。

• 4.新興范式：基于新形態變換的量子、形態計算，涉及新的狀態變換(信息強相關電子態/自旋取向)、新興器件技術(自旋器件/量子)和新興架構(量子計算/神經形態計算)，商業化難度很大。

RISC-V 推動指令集架構創新。RISC-V 指令集完全開源，設計簡單，易于移植 Unix 系統，模塊化設計，完整工具鏈，同時有大量的開源實現和流片案例，得到很多芯片公司的認可。以 RISC-V 為代表的開放指令集及其相應的開源 SoC 芯片設計、高級抽象硬件描述語言和基于 IP 的模板化芯片設計方法，將取代傳統芯片設計模式，更高效應對快速迭代、定制化與碎片化的芯片需求。目前RISC-V 在可穿戴產品上應用廣泛，同時也適合服務器CPU，家用電器CPU，工控CPU的應用。

文章來源：智能計算芯世界