摘要：電感是諸如低噪聲放大器、功率放大器、濾波器、振蕩器、阻抗匹配網絡以及 DCDC 轉換器等模擬、射頻和微波電路中的重要元件之一。應用中需要電感具有高品質因數和自諧振頻率，有限的寄生耦合，占用更小面積以及易于版圖實現和制造。近年來，三維集成電路設計和制造技術得到了很大的發展。硅通孔（Through-Silicon-Via,TSV）是實現三維多層芯片堆疊的關鍵技術，它可以為多層芯片在垂直方向提供高深寬比的互連。利用 TSV 和再分布層（Redistribution Layer, RDL）金屬實現三維結構的螺旋電感是一種新的選擇，它可以利用芯片的垂直方向，占用較小芯片面積以取得更高的電感密度。本文基于 TSV 的三維集成電感的結構特點和主要結構參數，利用電磁仿真軟件 ANSYS HFSS，研究分析了各工藝參數和設計參數對集成電感的感值、品質因數以及自諧振頻率等的影響，為三維集成電感的設計和應用提供指導。

關鍵字：ANSYS HFSS、三維集成電感、仿真、Q因子、電感值

1、三維集成電感結構和參數

圖 1.1(a)和(b)分別是三維集成電感的主視圖和側視圖。基于 TSV 的三維集成電感的螺旋導體結構由硅通孔（TSV）和金屬再分布層（RDL）構成，形似螺線管，線圈中間添加介質，從而實現可以儲存磁能的電感器。圖中可以看出，匝數為 N的三維集成電感包含 2N 個 TSV，它們排列成一個 N 行 2 列的矩形矩陣；每一段襯底下層的 RDL 金屬連接同一行的兩個 TSV，而每一段襯底上層的 RDL 金屬連接相鄰行不同列的兩個 TSV，此外，電感的輸入輸出端口都在襯底上層 RDL。

(a) 主視圖

(b) 側視圖

圖1.1 三維集成電感截面圖和俯視圖

基于 TSV 的三維集成電感的電感值和性能由工藝參數和設計參數決定，工藝參數取決于采用的工藝制程，包括 TSV 的尺寸參數和 RDL 金屬的尺寸參數。在設計三維集成電感時，可以通過調整設計參數來得到特定電感值和特定面積的電感，設計參數包括電感匝數、TSV 排列的距離等。三維集成電感中的 TSV 呈矩陣形式分布，所有參數都在圖1.1中進行了標注。如下表1介紹了三維集成電感的工藝參數與設計參數及其取值大小。

2、三維集成電感等效電路模型

圖2.1 等效電路模型

如圖2.1所示的是電感的單π型等效電路，其中 Cline 為電感金屬線之間的寄生電容，R0 和 L0 分別為金屬線的寄生電阻和寄生電感，Cox為氧化層電容，Rsub 和 Csub 指襯底的寄生電阻和寄生電容。

3、基于HFSS仿真建模及結果

圖3.1 HFSS仿真模型

基于ANSYS HFSS設計仿真模型如圖3.1所示，介質為玻璃，分別對三維集成電感的電感值、品質因數、電容值以及電阻值進行仿真計算。其中電感計算公式為；Q因子計算公式為；電容計算公式為；電阻計算公式為。

圖3.2 電感值vs頻率

圖3.3 Q因子vs頻率

圖3.4 電容VS頻率

圖3.5 電阻VS頻率

仿真結果如圖3.2-圖3.5所示。可見，在頻率較低時，電感值穩定在直流電感值 1.4nH 附近，而在自諧振頻率點（37.18GHz，電感值為0 的頻率點）附近電感值迅速增大，這是三維電感發生諧振的緣故。當頻率大于自諧振頻率時，電感值為負，此時三維集成電感不再表現出感性。品質因數隨著頻率的增大先增大后減小，品質因數峰值為 35.9，所處頻率點為 15GHz，當超過自諧振頻率時，品質因數也變為負。電感正常工作時，對地電容為0.02pf。由此可以看出，三維集成電感要在自諧振頻率以下應用，并且工作頻率離自諧振頻率越遠，電感越穩定，損耗越小。

最后,有相關需求歡迎通過公眾號聯系我們.

公zhong號:

320科技工作室