隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對

芯片網表ECO面臨的三大挑戰


挑戰一:芯片網表調試和功能ECO正變得越來越復雜。中大型SOC都是千萬門級起步,超過一億門的設計也是隨處可見。隱藏的BUG通??缭蕉鄠€模塊和層次,加大了調試和ECO的難度。先進的邏輯綜合和物理綜合的優化策略使得網表調試和ECO難上加難。


挑戰二:大型SOC流片成本越來越高,如服務器SOC是28~7nm,手機SOC已經是5nm為主。如此大的生產成本對芯片的設計驗證提出了新的要求。盡管使用了各種驗證工具和方法,但總會出現一些意想不到的BUG。這也就使得功能ECO的壓力越來越大。


挑戰三:芯片產品的迭代周期越來越短。現在市場需求日新月異,加上大量資本入局之后,基本上要求芯片每年一升級。由于產能緊張,生產周期加長,這就對縮短研發周期提出了新要求。



NanDigits GOF套件的解決方案


為了解決上面的問題和矛盾,NanDigits推出了GOF ECO網表調試、GOF ECO、GOF LEC形式驗等組合方案,來幫助設計公司應對設計中遇到的快速功能ECO的需求。


隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對的圖1


NanDigits GOF套件可以幫助設計公司大大加快設計后期流片測試后兩個階段,節省數周到數月的寶貴時間。


PreMask ECO


設計后期的功能ECO也叫PreMask ECO,由于后端布局布線已經進行了大半,這個時候如果RTL有改動,后端的工作也不可能重頭來一遍,太浪費時間,通常的做法是走ECO流程。如下圖,當設計后期RTL有變動時,不需要重新綜合,不需要重新插入DFT,也不需要布局布線重新來過,利用GOF ECO自動完成以上步驟。在每一步過程中,利用GOF Debug來幫助分析和定位問題。并且在每一步完成之后,利用GOF LEC來保證修改的正確性。


隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對的圖2


PreMask ECO的最大的難點是網表的復雜性,需要準確找到修改的位置,再做出最小的patch。只有patch最小,才最有利于后端的時序收斂。針對這個難點,GOF套件內嵌自研算法,能夠自動識別和分析邏輯綜合和物理綜合階段的各種高級優化策略,如inversion push、dff復制和合并、pin clone和跨模塊優化等。使用GOF LEC找出真正需要修改的邏輯點,還可以使用GOF Debug進行人工分析和指導,最終GOF ECO經過計算和處理得到最佳patch。同時,GOF套件支持多核并行計算,利用服務器和集群的算力,同時進行多種RTL ECO方案的評估,用戶可根據ECO的效果決定使用哪種ECO方案。


PostMask ECO


流片測試后的功能ECO即PostMask ECO,與PreMask ECO最大的區別是只能修改金屬層的連接。新加入的邏輯需要映射到sparecell上(sparecell也叫dummycell)。刪除的邏輯并不能真正被刪除,需要把這些cell的輸入接到TIEHI、TIELO網絡,輸出floating。


PostMask ECO除了上面提到的難點,還有兩個額外的難點。一是:sparecell是隨機分布,附近不一定剛好有需要的cell類型,這就需要靈活等價變換。二是:需要考慮連線的擁擠,這很大程度上決定了DRC和Timing的收斂程度。


隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對的圖3


GOF ECO支持優化的物理映射方法,讀入LEF/DEF,識別sparecell的位置、類別、數量等信息,進行整體和局部的映射優化。同時,也會考慮到時鐘樹和復位樹信息,把新加入DFF映射到最適的位置。GOF ECO還會進行ECO連線對擁擠程度影響的分析,把繞線擁擠問題降到最小,加快了后端收斂的速度。GOF ECO還支持Gate Array ECO Cell的流程,在先進工藝下,可以獲得更好的后端收斂。


支持多種ECO流程


ECO流程一:全自動功能ECO流程。利用GOF LEC分析重新綜合的網表與原APR網表的差異,并自動產生Patch,輸出新網表或者eco script給后端APR工具完成eco route。


隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對的圖4


https://nandigits.com/gof_manual.php#-automatic-functional-eco-example-script


ECO流程二:RTL輔助ECO流程。由于綜合的優化、DFT的插入,帶來了網表與網表對比的復雜性。GOF套件利用新RTL與老RTL的對比,來加速ECO進程,并且可以避免冗余的ECO修復。


隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對的圖5


https://nandigits.com/gof_manual.php#-rtl-guided-eco-example-script


ECO流程三:RTL Patch ECO流程。RTL Patch ECO可以省掉超大型設計中重新綜合花費的大量時間。RTL Patch ECO有兩種模式,一種是直接在網表里寫rtl patch,另一種是寫獨立的rtl patch文件。只要前端工程師完成rtl patch編寫,GOF套件就可以由此生成eco網表和eco script。


隨著芯片設計規模越來越大,芯片功能ECO難度成指數上升,我們究竟該如何面對的圖6


https://nandigits.com/gof_manual.php#-rtl-patch-example




登錄后免費查看全文
立即登錄
App下載
技術鄰APP
工程師必備
  • 項目客服
  • 培訓客服
  • 平臺客服

TOP

1